E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog手撕代码
hdlbits系列
verilog
解答（32位加法器）-25
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述您将获得一个执行16位加法的模块add16。实例化其中两个以创建一个32位加法器。
zuoph
·
2023-10-31 00:20
verilog语言
fpga开发
verilog
序列生成器最少移位寄存器实现
verilog
序列生成器最少移位寄存器实现序列生成器序列生成器实现方式移位寄存器版（输入序列版）最少移位寄存器版仿真序列生成器序列生成与序列检测都是数字电路中比较常见的电路，序列检测实现检测一个序列的是否为目标序列
Jarvis码员
·
2023-10-31 00:50
verilog
芯片
状态机
Verilog
学习之路（9）—计数器和移位寄存器
Verilog
学习之路（9）—计数器和移位寄存器一、前言计数器是应用最广泛的逻辑部件之一。计数器可以统计输入脉冲的个数，具有计时、计数、分频、定时、产生节拍脉冲等功能。
Willliam_william
·
2023-10-31 00:19
Verilog
fpga开发
（49）
Verilog
实现数据位宽转换【8位-64位】
（49）
Verilog
实现数据位宽转换【8位-64位】1.1目录1）目录2）FPGA简介3）
Verilog
HDL简介4）
Verilog
实现数据位宽转换【8位-64位】5）结语1.2FPGA简介FPGA（
宁静致远dream
·
2023-10-31 00:19
fpga开发
Verilog
数字系统设计——移位寄存器实现
verilog
——移位寄存器实现一、各种移位寄存器的原理1.1、自循环移位这里用例子说明较为清晰：假如一个二进制数字是1111100000自循环左移-->111100000111100000111100000111
masterHu_
·
2023-10-31 00:19
fpga开发
verilog
hdlbits系列
verilog
解答（8位宽移位寄存器）-24
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述这项练习是module_shift移位寄存器的延伸。
zuoph
·
2023-10-31 00:49
verilog语言
fpga开发
【【带有握手信号的无符号数乘法
verilog
+ testbench 代码】】
带有握手信号的无符号数乘法
verilog
+testbench代码uumultiplier.vmoduleuumultiplier#(parameterNUMBER1=8,parameterNUMBER2
ZxsLoves
·
2023-10-30 18:24
FPGA学习
fpga开发
【【二进制 无符号乘 有符号 乘法器 的设计
verilog
代码＋testbench 】】
二进制无符号乘有符号乘法器的设计
verilog
代码＋testbenchusmultiplier.vmoduleusmultiplier#(parameterNUMBER1=8,parameterNUMBER2
ZxsLoves
·
2023-10-30 18:24
FPGA学习
fpga开发
【【无符号乘法器的参数化
verilog
代码+testbench实现】】
无符号乘法器的参数化
verilog
代码+testbench实现uumultiplier.vmoduleuumultiplier#(parameterNUMBER1=8,parameterNUMBER2=
ZxsLoves
·
2023-10-30 18:54
FPGA学习
fpga开发
【【有符号数乘有符号数乘法器
verilog
+ testbench 代码】】
有符号数乘有符号数乘法器
verilog
+testbench代码ssmultiplier.vmodulessmultiplier#(parameterNUMBER1=8,parameterNUMBER2=
ZxsLoves
·
2023-10-30 17:13
FPGA学习
fpga开发
Linux 下 i
verilog
的自动化仿真
姓名：徐铭伟学号：21011210001学院：通信工程学院【嵌牛导读】Linux下使用i
verilog
进行自动化仿真【嵌牛鼻子】Linux下使用i
verilog
进行自动化仿真【嵌牛提问】如何在linux
渭城朝雨浥轻尘
·
2023-10-30 16:52
VHDL语法简单总结
VHDL语法简单总结(2012-04-0111:23:32)转载▼标签：it分类：Quartus/VHDL/
verilog
一个VHDL程序代码包含实体（entity）、结构体（architecture）
qijitao
·
2023-10-30 15:44
VHDL
加法器中进位和溢出的区别以及
Verilog
中的代码区别
一：加法器中进位与溢出位的区别1.首先要说的是，对于无符号数我们讨论的是它的进位位；对于有符号数我们讨论的是它的溢出位，因为有符号数的进位位就是溢出位。2.在微机原理或计算机运算中，进位是指运算的结果对更高一位形成+了1的进位或-1的借位，进位标志位表示为CF(CarryFlag);溢出是指运算的结果超出了规定位宽所能装载的数值范围，溢出标志位表示为OF(OverflowFlag).。3.进位与溢
STI浅结隔離
·
2023-10-30 01:40
fpga
verilog
浮点数转定点数_FPGA浮点数定点数的处理
http://blog.chinaaet.com/justlxy/p/5100053166大佬博客，讲的非常有条理的1,基础知识(1)定点数的基础认知：首先例如一个16位的数表示的定点数的范围是：(MAX：16‘d32767MIN：-32767#2^15-1#’)最高位符号位，三位整数位，其余的12位是小数位的话，那么它的精度有小数部分决定：1/4096=0.0244140625可表示数的范围为：
懒得思考的聪明人
·
2023-10-30 01:27
verilog
浮点数转定点数
verilog
浮点数转定点数_校招基础——浮点数的定点化
一、概念1、浮点数：小数点位置是漂浮不定的。例如：浮点数运算1.1*1.1=1.21，小数点位置发生了变化。IEEE754规定，浮点数的表示方法为：最高的1位是符号位s，接着的8位是指数E，剩下的23位为有效数字M。2、定点数：小数点的位置是确定的。例如：定点数运算1.1*1.1=1.2，小数点的位置没有变化。定点的意思是，小数点固定在32位中的某个位置，前面的是整数，后面的是小数。小数点具体固定
wdk199512
·
2023-10-30 01:27
verilog
浮点数转定点数
This is permitted in System
Verilog
, but not permitt”
Modelsim编译报错“(vlog-2401)Extrasemicolonfound.ThisispermittedinSystem
Verilog
,butnotpermittedin
Verilog
.”
花飞挥
·
2023-10-29 21:11
fpga开发
MODELSIM 仿真
verilog
代码时出现的一个小问题，提示：Error：'clk' already declared in this scope (test_tb).
错误陈述：在用modelsim做仿真时，遇见一个错误，提示的是Error:F:/study/test/test/test_tb.v(10):'clk'alreadydeclaredinthisscope(test_tb).很简单的一个testbench源码如下：`timescale1ns/1psmoduletest_tb();testtest_init(.clk(clk),.a(a));regcl
向阳花木木
·
2023-10-29 21:09
modelsim仿真
FPGA
MODELSIM
【
verilog
】【Modelsim仿真】“XXX“already declared in this scope
问题：作业要求写一个求3个n比特数的中间数的
verilog
代码，写完在modelsim仿真中遇到了如下问题：代码段如下：modulemid#(parameterN=4)(input[N-1:0]a,input
ljianijiani
·
2023-10-29 20:04
Verilog学习
fpga开发
【【
verilog
代码异步FIFO的设计解释+源码+tb】】
异步FIFO的设计使用格雷码判断是否是真的满员用了很巧的办法使用gray码解决了一个问题，但同时也带来另一个问题，即在格雷码域如何判断空与满。对于“空”的判断依然依据二者完全相等(包括MSB)；而对于“满”的判断，如下图，由于gray码除了MSB外，具有镜像对称的特点，当读指针指向7，写指针指向8时，除了MSB，其余位皆相同，不能说它为满。因此不能单纯的只检测最高位了，在gray码上判断为满必须同
ZxsLoves
·
2023-10-29 10:27
FPGA学习
fpga开发
【【
verilog
中的 repeat用法 】】
verilog
中的repeat用法repeat循环语句的用法repeat(循环次数表达式)begin语句块;endrepeat(2)@(posedgeclk)a=a+1;每当上升沿到达时，执行加一的操作还有一种
ZxsLoves
·
2023-10-29 10:56
FPGA学习
fpga开发
好的FPGA编码风格（2）--多参考设计软件的语言模板（Language Templates）
不论是Xilinx的Vivado，还是Altera的QuartusII，都为开发者提供了一系列
Verilog
、System
Verilog
、VHDL、TCL、原语、XDC约束等相关的语言模板（LanguageTemplates
孤独的单刀
·
2023-10-29 10:12
FPGA设计与调试
fpga开发
Verilog
xilinx
altera
IC
Templates
语言模板
【【RAM的
verilog
代码 + testbench】】
RAM的
verilog
代码+testbenchRAM.v//DUalendedRAMmoduleRAM#(parameterWIDTH=8,parameterDEPTH=16,parameterADD_WIDTH
ZxsLoves
·
2023-10-29 10:42
FPGA学习
fpga开发
hdlbits系列
verilog
解答（移位寄存器）-23
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述您将获得一个具有两个输入和一个输出的模块my_dff（实现D触发器）。
zuoph
·
2023-10-29 09:53
verilog语言
fpga开发
System
Verilog
语法中，在Class中引用层次化信号
在class中可以像在
verilog
中一样，直接在class中引用层次化信号。示例如下：1.DUT模块，文件名为top.v。
一只迷茫的小狗
·
2023-10-29 09:19
Systemverilog
systemverilog
`include指令【FPGA】
案例：在
Verilog
中，`include指令可以将一个文件的内容插入到当前文件中。
cfqq1989
·
2023-10-29 09:47
FPGA
fpga开发
FPGA-状态机
文章目录一、状态机的种类1.Moore型状态机2.Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求：1.根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能。
伊木子曦
·
2023-10-29 02:32
FPGA
fpga开发
verilog
【FPGA】状态机实验
目录一、状态机实现1.创建工程2.状态机代码编写3.编译二、状态机实现10010编码检测1.实现原理2.新建工程3.代码实现3.编译三、总结实验要求：1、根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能
Max_Shy
·
2023-10-29 02:32
FPGA
fpga开发
线性反馈移位寄存器（LFSR）VHDL代码及视频
名称：线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）
Verilog
代码_
Verilog
/
蟹代码丫
·
2023-10-29 01:25
fpga开发
LFSR
VHDL
伪随机数
温湿度计传感器DHT11控制数码管显示
verilog
代码及视频
名称：温湿度计传感器DHT11控制数码管显示软件：QuartusII语言：
Verilog
代码功能：使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示本代码已在开发板验证开发板资料：大西瓜第一代
蟹代码丫
·
2023-10-29 01:55
fpga开发
DHT11
温湿度计
verilog
数码管
8通道模数转换AD7091驱动代码SPI接口ADC，
verilog
名称：8通道模数转换AD7091驱动代码软件：QuartusII语言：
Verilog
代码功能：使用
verilog
代码设计AD7091R-8驱动代码控制接口为SPI接口，实现8通道模数转换，输出8通道数字信号
蟹代码丫
·
2023-10-29 01:25
fpga开发
AD7091
模数转换
verilog
AD7321代码SPI接口模数转换连接DAC0832输出
verilog
名称：AD7321代码12位ADC，SPI接口模数转换连接DAC0832输出软件：QuartusII语言：VHDL代码功能：使用VHDL语言编写代码，实现AD7321的控制，将模拟信号转换为数字信号，再经过处理后，将数据通过DAC0832转换为模拟信号输出AD7321输入，（2000-输入）/6（仿真输出=009），DAC0832输出。要求:有vhdl代码（详尽注释），有fpga连线图，有完整功能
蟹代码丫
·
2023-10-29 01:24
fpga开发
AD7321
VHDL
模数转换
verilog
vscode linux
安装vscode插件插件：
Verilog
-HDL/System
Verilog
/BluespecSystem
Verilog
功能：.xdc.ucf.v等代码高亮、代码格式化、语法检查（Linting）、光标放到变量上提示变量的信息等关于其他语言的依赖工具等信息查看插件说明代码对齐还是用自即的风格吧
xiaguangbo
·
2023-10-28 20:34
fpga
vscode
linux
ide
FPGA学习杂记1
wire型、reg型变量：
Verilog
中何时要定义成wire型，何时定义成reg型？
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
六Robei使用Ctrl+Z撤销Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在
Verilog
中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量
Wolverin3
·
2023-10-28 13:30
数字前端设计
卷积神经网络
fpga
网络
物联网
Verilog
RISC-V内核的32位微控制器设计与
Verilog
实现：从原理到代码的完整指南
第一部分：RISC-V内核的32位微控制器简介1.RISC-V简介RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。与其他商业指令集不同，RISC-V是免费和开源的，这意味着任何人都可以使用、修改和分发它。2.为什么选择RISC-V？开放源代码：RISC-V的开放性意味着设计者可以根据自己的需求定制核心，而不受制于特定供应
快撑死的鱼
·
2023-10-28 11:10
算法杂谈
risc-v
备忘坑 基于 FPGA，risc-v
Verilog
HDL和Linux 等源码组装个人主用主机
分为两步走，step1,用一个小型的fpga开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的FPGA板子，重复step1的工作；step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
[RISC-V]
verilog
小明教IC-1天学会
verilog
(7)_哔哩哔哩_bilibilitask不可综合，function可以综合
ldinvicible
·
2023-10-28 11:03
RISC-V
risc-v
FPGA驱动OLED
Verilog
代码 （五）------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in
verilog
95/2K mode
经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule
一只迷茫的小狗
·
2023-10-27 22:25
vivado
fpga开发
vivado
System
verilog
中使用interface连接testbench和dut的端口
1.dut的端口声明如下，文件名为top.v：moduletop(inputclk,inputrst_n,inputwr_n,inputrd_n,inputcs0_n,inputcs7_n,input[15:0]bus_addr_in,//UART淇″彿inputrx0_d,outputtx0_d,);2.定义interface接口，文件名为top_if.sv；interfacetop_if(in
一只迷茫的小狗
·
2023-10-27 22:43
Systemverilog
systemverilog
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.
verilog
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1
verilog
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
SV 语法学习笔记
数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容
Verilog
HashWhite
·
2023-10-27 18:50
java
学习
编辑器
阿龙的学习笔记---实习面经总结
2020腾讯后台开发暑期实习一面：电话面试先发了Codeshare的链接
手撕代码
，40分钟做两道题：字符串排序，数字>小写字母>大写字母，同类字符的相对顺序不能变，要求额外空间复杂度O(1)。
阿龙-
·
2023-10-27 17:09
阿龙的学习笔记
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
上一页
24
25
26
27
28
29
30
31
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他