E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
异步FIFO
本文参考：面试——异步FIFO详解关于异步FIFO设计，这7点你必须要搞清楚【CDC系列】跨时钟域处理（一）同步器02【
Verilog
实战】异步FIFO设计（附源码RTL/TB）1、异步FIFO简介
PINKPIG2567
·
2023-10-12 13:59
Verilog实战练习
verilog
异步FIFO
数字IC笔面常考，跨时钟域神器。——异步FIFO（简介及手撕代码）
异步FIFO写在前面的话异步FIFO相关知识点FIFO简介FIFO结构应用场景（来源小梅哥《FPGA系统设计与验证实战指南》章节4.4）相关参数异步FIFO内部组成异步FIFO的
Verilog
代码（强烈建议手敲
IC_Brother
·
2023-10-12 13:28
数字IC设计
fpga开发
Verilog
功能模块——异步FIFO
前言FIFO的功能FIFO在FPGA中应用很多，它主要有以下功能：数据缓存，很多时候数据发送速度和数据接收速度并不实时匹配，而在其中插入一个FIFO，来临时存储数据，就能平衡发送和接收速度组合与分解数据，FIFO的写入数据位宽和读出数据位宽可以不一致，例如可以16bit写入，8bit读出或者反过来，这就为组合与分解数据提供了方便跨时钟域传输数据，这是异步FIFO才有的功能，异步FIFO的读写时钟可
徐晓康的博客
·
2023-10-12 13:24
Verilog
Verilog
功能模块
异步FIFO
同步FIFO
格雷码
FPGA学习笔记（九）SPI学习总结及stm32的HAL库下SPI配置
系列文章目录一、FPGA学习笔记（一）入门背景、软件及时钟约束二、FPGA学习笔记（二）
Verilog
语法初步学习(语法篇1)三、FPGA学习笔记（三）流水灯入门FPGA设计流程四、FPGA学习笔记（四
贾saisai
·
2023-10-12 06:12
FPGA学习
fpga开发
学习
stm32
自己的数学算法
2018.5.16阴转大雨星期三图片发自App小龙女这两天眷恋东营，一待就是两三天，让东营的陆地瞬间变成了海洋，真是出门处处有惊喜……小朋友做数学的时候，好几十的
加减法
就用那十根手指头一会就算出来了，我倍感惊讶
ccca1154f613
·
2023-10-12 06:38
江苏南菁跟岗研修心得之十一———听邵燕老师数学课有感
所以除了听导师的数学课之外，麻烦导师帮我联系了三节课：六年级创新班的一节语文课——作文讲评课，一节数学课——有理数的
加减法
，还有四年级邵燕主任的一节数学课——四则混合运算（不含括号的三步运算式题），其中邵主任的课堂给我很大的启发
育才周荣
·
2023-10-12 02:08
少阳条辩续讲与温胆汤
它的
加减法
是跟柴胡汤一样的。就是柴胡汤的咳嗽
加减法
不放细辛的对不对。头三天你可以用桂林本的柴胡芍药枳实甘草汤，然后之后就换回四逆散;那换到宋本的四逆散，如果吃一吃觉得好像还没有收功得很好的话，
设计师七哥
·
2023-10-12 00:05
31 数据分析（中）numpy介绍
excelTableauPowerQueryjupytermatplotlibnumpy安装导入包快速掌握（bushi）array和list的相互转化np的range多维数组的属性array的改变形状array升降维度array内元素的类型数和array的运算array之间的
加减法
认识轴切片条件与逻辑修改值
Micoreal
·
2023-10-11 21:39
个人python流程学习
数据分析
numpy
数据挖掘
谈一谈System
Verilog
的randomize
提到systerm
verilog
，最常接触的就是随机，与随机紧密相关的函数就是randomize，但是实际上我们又对randomize知道多少呢？本章节我们就梳理一下randomize()的坑。
li_li_li_1202
·
2023-10-11 14:00
想给孩子数学启蒙，不如来试试这款小狗天平教具！
这款天平教具对小孩子的数学启蒙很有帮助，不仅能理解数学和数量的关系，还能更直观学习
加减法
的运用，在玩中学习，这是很好的数学教学理念！
YouDo有度
·
2023-10-11 14:44
学习学习 学练一体
“肖”已经掌握的运算技能是有理数
加减法
计算技能；没有形成的技能是有理
ca47a5f238a4
·
2023-10-11 09:55
# 02 初识
Verilog
HDL
02初识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:49
fpga开发
02 认识
Verilog
HDL
02认识
Verilog
HDL对于
Verilog
的语言的学习，我认为没必要一开始就从头到尾认真的学习这个语言，把这个语言所有细节都搞清楚也不现实，我们能够看懂当前FPGA的代码的程度就可以了，随着学习FPGA
おもいね
·
2023-10-11 09:45
FPGA
FPGA
verilog
练习：hdlbits网站上的做题笔记（5）
前言之前的文章《如何学习
verilog
，如何快速入门？》中提到了
verilog
学习，推荐了一个可以练习的网站：hdlbits网站，那自己也玩玩这个网站。
杰之行
·
2023-10-11 01:17
verilog
verilog
如何加快香山处理器Chisel-＞
Verilog
编译速度
===========================================graalvminstallation===========================================更换JVM。我们推荐使用GraalVM代替OpenJDK。使用GraalVM免费版作为JVM编译香山比OpenJDK快10%-20%。----------------------------
前滩西岸
·
2023-10-11 00:11
verilator
ubuntu
chisel
risc-v
FPGA
Verilog
HDL语言 数字钟 按键消抖
1.描述一个简单的基于FPGA的数字钟，语言用的是
Verilog
HDL，可以实现以下功能：1.数码管显示0-59（秒表）2.数码管显示：时-分-秒3.数码管显示时分秒并且可以设置时间（小时和分钟）4.在
黑不溜秋吓死你
·
2023-10-10 21:10
#
FPGA
高数学习笔记3——七种未定式的计算
例题1、例1.1例1.2例1.3例1.4例1.52、解题方法：Ⅰ、题中有分母，则通分化简，将
加减法
变成乘除法进行计算（方便使用洛必达法则等）Ⅱ、题中
失了智了
·
2023-10-10 16:05
CY7C68013与FPGA接口的
Verilog
_HDL实现
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:40
FPGA
板块10:FPGA接口开发
CY7C68013
FPGA接口
CY7C68013与FPGA接口的
Verilog
USB(通用串行总线)是英特尔、微软、IBM、康柏等公司1994年联合制定的一种通用串行总线规范，它解决了与网络通信问题，而且端口扩展性能好、容易使用。最新的USB2.0支持3种速率：低速1.5Mbit/s，全速12Mbit/s，高速480Mbit/s。这3种速率可以满足目前大部分外设接口的需要。本文介绍了目前使用较多的USB2.0控制器CY7C68013芯片与FPGA(现场可编程门阵列)芯片接口
fpga和matlab
·
2023-10-10 14:10
FPGA
板块10:FPGA接口开发
labuladong算法学习笔记---基础数据结构
前缀和【适⽤于快速、频繁地计算⼀个索引区间内的元素之和，原始数组的元素不发生变化】在初始化的时候定义一个数组用来存储每个节点对应的元素之和，在需要求解特定索引区间时只需要用简单的
加减法
就可以得到结果。
Emmmmm_1
·
2023-10-10 12:17
笔记
算法
java
数据结构
紫光同创FPGA纯
verilog
代码实现图像缩放，两种插值算法任意尺寸缩放，提供3套PDS工程源码
目录1、前言免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案推荐紫光同创FPGA图像采集方案推荐XilinxFPGA图像缩放方案推荐3、设计思路框架为什么选择OV7725摄像头？视频源选择OV7725摄像头配置及采集动态彩条缓冲FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块VGA时序和HDMI输出4、viva
9527华安
·
2023-10-10 11:28
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
算法
紫光同创
图像缩放
PDS
verilog
紫光同创FPGA纯
verilog
代码实现视频拼接，提供PDS工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我已有的FPGA视频拼接叠加融合方案推荐我已有的紫光同创FPGA图像采集方案推荐我已有的紫光同创FPGA图像缩放方案推荐3、设计思路框架为什么选择OV5640摄像头？视频源选择OV5640摄像头配置及采集动态彩条HDMA图像缓存输入输出视频HDMA缓冲FIFOHDMA控制模块HDMI输出4、PDS工程详解5、上板调试验证并演示准备工作静态演示动态演示6、福利：工
9527华安
·
2023-10-10 11:28
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
紫光同创
视频拼接
OV5640
图像处理
FPGA实现HDMI输入转SDI视频输出，提供4套工程源码和技术支持
目录1、前言免责声明2、我目前已有的SDI编解码方案3、设计思路框架核模块解析设计框图IT6802解码芯片配置及采集ADV7611解码芯片配置及采集silicon9011解码芯片配置及采集纯
verilog
9527华安
·
2023-10-10 11:27
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
SDI
HDMI
GTX
北邮22级信通院数电：
Verilog
-FPGA（4）第三周实验：按键消抖、呼吸灯、流水灯 操作流程&&注意事项
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.注意事项二.按键消抖2.1LED_debounce代码2.2debounce.v代码2.3管脚分配三.流水灯3.1LED_flash.v代码3.2divide.v代码3.3decode38.v代码3.4
青山入墨雨如画
·
2023-10-10 10:09
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（5）第四第五周实验 密码保险箱的设计
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.密码箱的功能和安全性显示：输入部分：确认键：复位键：输出部分：二.
verilog
青山入墨雨如画
·
2023-10-10 10:08
北邮22级信通院数电实验
fpga开发
system
Verilog
——线程控制
什么是线程在SV中，可以认为线程即独立运行的程序。线程需要被触发，可以结束或者不结束。举例：在硬件module中的initial和always，都可以看做独立的线程，它们会在仿真0时刻开始，而选择结束或者不结束。硬件模型的线程的特点硬件模型中由于都是always语句块，所以可以看成是多个独立运行的线程，而这些线程会一直占用仿真资源，因为它们并不会结束。验证环境中线程的特点initial语句中例化的
凡先森～
·
2023-10-10 08:33
fpga开发
SV--线程（一）
1线程的使用1.1程序和模块•module(模块）作为SV从
Verilog
继承过来的概念，自然地保持了它的特点除了作为RTL模型的外壳包装和实现硬件行为，在更高层的集成层面，模块之间也需要通信和同步。
创芯人-- Fly
·
2023-10-10 08:31
SV
SV
System
Verilog
【SV_线程】
线程相比
Verilog
，SV引入了两种新的创建线程的方法——使用fork...join_none和fork...join_any语句，三者对比如下图所示①fork...join:父线程被阻塞，直到这个分支产生的所有子线程完成才继续执行父线程
日拱半卒
·
2023-10-10 08:01
#
基础知识
fpga开发
SV中，fork-join，fork-join_any、fork-join_none的理解
forkjoinnone的坑1.回忆下fork-join_none2.fork-join_none翻车现场3.再认识下for循环4.怎么防止它的翻车disablefork用法forkjoin的用法我们早在学习
Verilog
簡時光℃
·
2023-10-10 08:01
SV知识点
SV基础知识5---线程与线程间的通信
verilog
中对initial语句块主要有两种分组方式：begin...end:中的语
持续学习_ing
·
2023-10-10 08:25
systemverilog
多线程
systemverilog
fork join、fork join_any、fork join_none的区别
在
Verilog
中我们对线程（即独立运行的程序，分为父线程和子线程）的使用有：1、begin--end块（顺序执行）2、fork----join块（并行执行）而在SV中又增加了两种新的创建线程的方法：1
糖葫芦酸
·
2023-10-10 08:54
前端
[System
Verilog
] fork join_none
SV中用的比较多的是fork…join_none,以及disablefork,waitfork;其中，wait_fork会阻止当前线程，直到所有子线程完成；disablefork会killdisablefork所在的当前线程以及所有子线程；具体可看文章disablelabelanddisableforkTheparentprocesscontinuestoexecuteconcurrentlywi
lbt_dvshare
·
2023-10-10 08:54
SV
【SV中的多线程fork...join/join_any/join_none】
join1.2fork...join_any1.3fork...join_none2总结SV中fork_join和fork_join_any和fork_join_none;Note:fork_join在
Verilog
中古传奇
·
2023-10-10 08:49
systemVerilog
多线程
——以“同分母分数
加减法
”为例
这几天，领着学生学习同分母分数的
加减法
，没有学习时，班里很多孩子都会计算了，有的孩子甚至已经完成了课后练习。面对这样的现状，课该怎么办上呢？
Ningjing致远
·
2023-10-10 05:23
多路彩灯控制器LED流水灯花型
verilog
仿真图视频、源代码
名称：多路彩灯控制器LED流水灯花型
verilog
软件：Quartus语言：
Verilog
代码功能：用quartus和modelism，设计一个多路彩灯控制器，能够使花型循环变化，具有复位清零功能，并可以选择花型变化节奏
蟹代码丫
·
2023-10-10 05:01
fpga开发
多路彩灯控制器led流水灯VHDL速度可调仿真图视频、源代码
代码下载：多路彩灯控制器led流水灯VHDL速度可调_
Verilog
/VHDL资源下载名称：多路彩灯控制器led流水灯VHDL速度可调（代码在文末付费下载）软件：Quartus语言：VHDL代码功能：使用
蟹代码丫
·
2023-10-10 04:58
fpga开发
C语言指针详解
目录指针的概念指针的使用指针变量的形式和赋值指针变量的引用字符指针指针
加减法
和类型关系数组和指针一维数组和指针二维数组和指针字符串与指针指针数组二级指针数组指针&数组名VS数组名函数
Dark Flame Mast
·
2023-10-10 04:53
c语言知识详解
c语言
开发语言
一起学课标（7）——数与代数（第二学段）
(2)结合具体情境，初步认识小数和分数，感悟分数单位(例9)；会同分母分数的
加减法
和一位小数的
加减法
。(3)在解决简单实际问题的过程中，理解四则运算的意义，能进行整数四则混合运算。
A_thinker
·
2023-10-09 21:10
《儿童心理学》第十六次思考
所以一年级的小朋友才开始学习
加减法
。南明数学认为在这之
海水淡悠悠
·
2023-10-09 21:51
建议收藏《
Verilog
代码规范笔记_华为》（附下载）
华为
verilog
编程规范是坊间流传出来华为内部的资料，其贴合实际工作需要，是非常宝贵的资料，希望大家善存。
移知
·
2023-10-09 19:01
代码规范
笔记
华为
IC工程师职场必备《经典
Verilog
100多个代码案例》（附下载）
对于IC行业的人员而言，
Verilog
是最基础的入门，用于数字电路的系统设计，很多的岗位都会用到，可对算法级、门级、开关级等多种抽象设计层次进行建模。
移知
·
2023-10-09 19:25
fpga开发
IC
学习
就业
verilog
Verilog
刷题HDLBits——Lemmings2
Verilog
刷题HDLBits——Lemmings2题目描述代码结果题目描述Seealso:Lemmings1.Inadditiontowalkingleftandright,Lemmingswillfall
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
Verilog
刷题HDLBits——Lemmings4
Verilog
刷题HDLBits——Lemmings4题目描述代码结果题目描述Seealso:Lemmings1,Lemmings2,andLemmings3.AlthoughLemmingscanwalk
不会敲代码的研究生不是好空管
·
2023-10-09 16:09
fpga开发
HDLBits-
Verilog
题目-状态机FSM-Lemmings题目解法/答案
前两个题目较为简单，用二段式和三段式都可以。Lemmings3加了个digging，优先级介于fall和walk之间，和fall的区别在于：ground信号完全决定lemming会不会fall，而dig信号的作用是让它开始digging，停止digging需要ground为0三段式FSM，代码如下：moduletop_module(inputclk,inputareset,//Freshlybra
dddameng
·
2023-10-09 16:31
Verilog学习笔记
fpga开发
一双劳动手，致敬匠人心
20多岁的人了，不少憨福儿连10以内
加减法
两只手都掰扯不明白。工作？动作慢，手指不灵活，理解能力差，擦个桌子需要反复教。想要通过劳动自力更生？听起来不太可能。可是——这是憨福儿的梦想，请不要偷走它！
憨福儿公益
·
2023-10-09 13:06
去括号法解一元一次方程教学反馈
只要会20以内的
加减法
与乘法口诀，就会解方程。然而，我发现学生还没有形成技能，所以一做就错，时常发生。因此，课前五分钟增加练习巩固度。经过尝试，发现作用不少。
ca47a5f238a4
·
2023-10-09 12:41
EDA仿真测试 Modelsim仿真 .vt文件法仿真 .v文件法仿真
一、本文内容内容：通过两种方法，使用modelsim仿真
Verilog
程序版本：QuartusII13.1（64-bit）二、通过“.vt文件”测试仿真1、准备工作已建立好的工程文件//上述工程文件代码实现奇数分频功能
海绵_青年
·
2023-10-09 09:25
EDA
Verilog
实现千兆以太网传输
在上次的实验中，我们详细讲解了网络传输的过程中如何对数据进行传输，以及数据传输的格式，这次实验中，我们详细讲解如何使用
Verilog
语言来实现将UDP数据的发送。以太网数据通信的示意
neufeifatonju
·
2023-10-09 09:19
FPGA
GMII
千兆网
UDP
【乘法器】大数乘法器的设计与优化（32位，16位，8位 树型阵列乘法器Dadda Tree与Wallace Tree）
【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计
Verilog
·STA·设计·验证·FPGA·架构·AMBA·书籍优化原理若将传统乘法器中加法器的排布称为阵列型
张江打工人
·
2023-10-09 06:52
#
乘法器设计
芯片
verilog
fpga
fpga开发
硬件架构
booth乘法器的原理与
verilog
实现
一、乘法原理如图所示，二进制乘法和十进制乘法类似，都是单bit相乘，移位后相加如a(4bit)*b(4bit)将上图中所有数相加时，我们会用到阵列乘法器其中，HA表示半加器，FA表示全加器，虚线表示进位链上图红色和紫色线表示最长路径，代表了组合逻辑深度，我们对其进行优化优化后，进位链变短由此我们可以得出，乘法运算由2部分组成：生成部分积、通过加法树对数据压缩二、部分积生成如图所示，红框中的数即为部
weixin_42330305
·
2023-10-09 06:22
fpga开发
上一页
35
36
37
38
39
40
41
42
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他