E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
【快速导航】本博客（数字IC设计领域）快速索引
博客文章快速索引【数字IC手撕代码篇】【数字IC协议篇】【数字IC面试笔试篇】【经典电路结构篇】【
Verilog
高级语法篇】【工具使用篇】【数字IC手撕代码篇】奇数分频偶数分频半整数分批小数/分数分频序列检测器模三检测器饮料机异步复位
张江打工人
·
2023-10-09 06:22
verilog
芯片
fpga
面试
fpga开发
Verilog
学习笔记一（反相器、与非门）
设计数字电路的方法演变一、反相器
verilog
代码//反相器设计`timescale1ns/10ps//1ns为时间单位，10ps的精度modulelearning(A,Y);inputA;outputY
Patarw_Li
·
2023-10-09 01:30
Verilog学习
学习
fpga开发
多功能频率计周期/脉宽/占空比/频率测量
verilog
，视频/代码
名称：多功能频率计周期、脉宽、占空比、频率测量
verilog
软件：Quartus语言：
Verilog
代码功能：多功能频率计，可测量信号的周期、脉冲宽度、占空比、频率，语言为
verilog
，quartus
蟹代码丫
·
2023-10-09 00:16
fpga开发
等精度频率计
verilog
，quartus仿真视频，原理图，代码
名称：等精度频率计设计
verilog
quartus仿真软件：Quartus语言：
Verilog
要求：A：测量范围信号:方波频率:100Hz~1MHz;B：测试误差:<0.1%(全量程)C：时钟频率:50kHzD
蟹代码丫
·
2023-10-09 00:46
fpga开发
四位十进制数字频率计VHDL，仿真视频、代码
VHDL，quartus仿真软件：Quartus语言：VHDL代码功能：使用直接测频法测量信号频率，测频范围为1~9999Hz，具有超量程报警功能演示视频：四位十进制数字频率计VHDL，quartus仿真_
Verilog
蟹代码丫
·
2023-10-09 00:45
服务器
linux
算法
fpga开发
【
Verilog
教程】7.2
Verilog
文件操作
Verilog
提供了很多可以对文件进行操作的系统任务。
高山仰止景
·
2023-10-08 22:04
Verilog教程
fpga开发
数据结构
Verilog教程
Verilog
HDLbits: Shift18
先补充一下算术移位寄存器和按位移位寄存器：System
Verilog
具有按位和算术移位运算符。按位移位只是将向量的位向右或向左移动指定的次数，移出向量的位丢失。移入的新位是零填充的。
weixin_41004238
·
2023-10-08 21:51
fpga开发
C++交换两个变量值的方法
1、通过第三方实现，这一种也是最最最常见普通的方法：void swap(int *a, int *b){int tmp = *a;*a = *b;*b = tmp;}2、
加减法
，要注意数据溢出void
熊叫大雄
·
2023-10-08 21:20
C-Cpp
HDLbits: Count clock
目前写过最长的
verilog
代码，用了将近三个小时，编写12h显示的时钟，改来改去，估计只有我自己看得懂（吐血）moduletop_module(inputclk,inputreset,inputena
weixin_41004238
·
2023-10-08 20:10
fpga开发
verilog
实现适应RISC-V的ALU
本文基于《计算机组成与设计硬件/软件接口RISC-V版原书第5版》(戴维A.帕特森_约翰L.亨尼斯)中关于ALU设计部分的
verilog
实现一、硬件结构采用书中适应于RISC-V架构的64位ALU设计，
GTAJ
·
2023-10-08 12:35
RISC-V
CPU
risc-v
硬件工程
fpga开发
智慧的人，懂得做
加减法
我们老家在农村，周围的邻居很多都是果农，因为土壤气候的原因，大部分人种植橘子树。每年，邻居的叔叔伯伯们都做一件事情，给果树剪枝。因为年龄小不懂事儿，每次见到他们把大批的果树粗壮的枝叶砍掉，我有些心疼。于是，就问叔叔伯伯：为什么好好的树枝要砍掉，这么多枝叶被砍掉了，秋天得减少多少收成啊？邻居伯伯哈哈大笑：你这个傻孩子，不懂啊。种这些果树需要管理的，比如给它们修枝剪叶，种果树的目的是为了结果，如果不给
紫嫣韓鬚
·
2023-10-08 10:33
JEPG Encoder IP
verilog
设计及实现
总体介绍：采用通用的常规
Verilog
代码编写，可用于任何FPGA。该内核不依赖任何专有IP内核，而是用
Verilog
编写了实现JPEG编码器所需的所有功能，代码完全独立。
QQ_778132974
·
2023-10-08 09:03
D1：verilog设计
tcp/ip
fpga开发
网络协议
题目 1073: 弟弟的作业()
的弟弟刚做完了“100以内数的
加减法
”这部分的作业，请你帮他检查一下。
非人哉952
·
2023-10-08 09:59
算法
ZYNQ学习--PL 的LED 点亮实验
的"HelloWorld"LED实验参考文档《course_s1_ZYNQ那些事儿-FPGA实验篇V1.06》Vivado版本2018.3一、创建工程创建RTL工程，Targetlanguage选择“
Verilog
伊丽莎白鹅
·
2023-10-08 06:53
ZYNQ学习笔记
fpga开发
niosII处理器与串行D/A转换器接口设计
niosII处理器与串行D/A转换器接口设计指导教师中文摘要：本文先通过方案论证对设计采用
Verilog
HDL根据串行D/A的spi时序图和Avalon总线协议标准设计TLC5615的IP核，在Modelsim
锅锅是锅锅
·
2023-10-08 05:09
FPGA
fpga
niosii
sopc
ip核
简便计算示例
1、加法和减法——找好朋友2、加法和减法——加括号3、乘法和除法——找整与凑整4、乘法和除法——乘法和
加减法
的混合运算5、乘法和除法——乘除法混合运算6、乘法和除法——除法和
加减法
的混合运算7、总结简便计算对于小学生来说是个难点
Jane李纹
·
2023-10-08 04:00
HDLbits: Dualedge
参考
verilog
为什么不能双边沿触发实现双边沿的两种方法moduletop_module(inputclk,inputd,outputq);rega,b;always@(posedgeclk)begina
weixin_41004238
·
2023-10-07 22:15
fpga开发
林沛满-TCP之在途字节数
不过为了深度分析网络包，有时候是不得不计算的，好在小学一年级的
加减法
就够用了。网络的承载量就是一个需要计算的值。怎样理解这个概念呢？
衣舞晨风
·
2023-10-07 22:39
网络
tcp/ip
网络协议
网络
wireshark
在途
字节数
我=0.34
他们的
加减法
都是正确的，不正确的是作为0.34的某某某，某君和邻家同窗，0.34渴望
郑十柒
·
2023-10-07 15:50
数字IC验证工程师应知应会
1、linux工作环境搭建2、Linux常用操作3、vim常用操作4、常用脚本语言的使用5、EDA工具的使用6、system
verilog
语法7、uvm语法8、覆盖率使用流程
IC白
·
2023-10-07 15:00
数字IC验证手册
linux
测试覆盖率
功能测试
改行学it
fpga开发
智能硬件
FPGA学习笔记（二）——从计数器到可控线性序列机、阻塞赋值与非阻塞赋值
p=1使用的编译器为Vivado，HDL语言为
verilog
一、从计数器到可控线性序列机1.1让LED按照亮0.25s，灭0.75s的状态循环亮灭。思路：设置计数器计数到1s才清零。
子非鱼icon
·
2023-10-07 13:24
FPGA学习笔记
fpga开发
计数器
阻塞赋值与非阻塞赋值
Verilog
Vivado
【
Verilog
HDL数字系统设计】【笔记】
Verilog
HDL的基本语法
Verilog
HDL基本语法
Verilog
HDL程序的基本结构
Verilog
HDL程序由模块组成一个完整的模块由模块端口定义和模块内容组成模块内容包括I/O声明，信号类型声明和功能表述基本结构module
列奥尼达斯Leonidas
·
2023-10-07 13:24
Verilog
HDL数字系统设计
Verilog
HDL程序笔记3
Verilog
HDL程序笔记3
Verilog
HDL程序笔记1：写出属于你的第一个
Verilog
HDL模块
Verilog
HDL程序笔记2：Testbench模块的使用文章目录
Verilog
HDL程序笔记3
OKKLES
·
2023-10-07 13:54
FPGA
verilog
fpga
2.4
Verilog
HDL语句
语句1赋值语句、结构说明语句、阻塞与非阻塞1.1赋值语句1.1.1连续赋值语句assign1.1.2过程赋值语局“=”和“<=1.2结构说明语句1.2.1结构说明语句always1.2.2结构说明语句initial1.3阻塞与非阻塞1.3.1阻塞的研究1.3.2非阻塞的研究1.3.3非阻塞及阻塞的比较2条件语句2.1条件语句if2.2case语句3循环语句3.1循环语句forever3.2循环语句
weixin_42454243
·
2023-10-07 13:53
FPGA基础
硬件工程
verilog
和c语言注释,
Verilog
HDL | 简介与基本语法
1
Verilog
简介(
Verilog
语法学习者可跳过该节)
Verilog
是一门类C语言
Verilog
是一门类C语言，语法与C接近，但
Verilog
是硬件设计语言，与C实质不同。
JJ Ying
·
2023-10-07 13:23
verilog和c语言注释
FPGA学习笔记：阻塞赋值和非阻塞赋值
FPGA学习笔记：阻塞赋值和非阻塞赋值刚开始学习FPGA，对于
Verilog
HDL中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。
Gan_______
·
2023-10-07 13:23
学习笔记
FPGA
Verilog
HDL——阻塞、非阻塞用法
这是因为在赋值时先计算等号右手方向（RHS）部分的值，这时赋值语句不允许任何别的
Verilog
语句的干扰，直到现行的赋值完成时刻，即把RHS赋值给LHS的时刻，它才允许别的赋值语句的执行。
proton_boke
·
2023-10-07 13:53
多年前的未整理
硬件工程
一个最简
verilog
代码的分析
moduletestmod(inputCLK,outputreg[1:0]acc ); always@(posedgeCLK) acc<=acc+2'd1;endmodule上述代码综合后的电路图为：分析1假设在t1时刻，两个触发器的状态都是1，即acc=2'b11，此时半加器1的A端是1，则D触发器1的输入D端就是0，D触发器2的输入D端是0；在t2时刻，D触发器1的Q输出端是0，D触
csdn_gddf102384398
·
2023-10-07 13:22
fpga开发
三、10【
Verilog
HDL】过程连续赋值、改写参数、条件编译执行、时间尺度、系统任务
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第9章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
三、11【
Verilog
HDL】时序和延迟
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第10章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
二、10【FPGA】阻塞赋值与非阻塞赋值
p=3理论学习基础知识请参考本人
Verilog
HDL专栏中行为级建模，下面是博客链接：三、7【
Verilog
HDL】RTL级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥
·
2023-10-07 13:21
#
二
Xilinx
Artix-7基础教程(完)
fpga开发
阻塞赋值与非阻塞赋值
三、9【
Verilog
HDL】任务和函数
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第8章的学习笔记。在行为级建模时很多不同的地方会实现相同的功能，有必要将相同部分取出来，将其组成子程序，然后其他地方调用。
追逐者-桥
·
2023-10-07 13:21
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
Verilog
HDL阻塞赋值和非阻塞赋值笔记
1.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedgeclk)begina=b;c=a;endendmodule上面的代码在vivado中综合后的电路为：2.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedge
csdn_gddf102384398
·
2023-10-07 13:20
笔记
fpga开发
Verilog
设计实例（2）一步一步实现一个多功能通用计数器
作为对以下相关博文的延伸练习：
Verilog
设计实例（1）线性反馈移位寄存器（LFSR）FPGA设计心得（8）
Verilog
中的编
Reborn_Lee
·
2023-10-07 07:17
【
Verilog
】采用采用模块结构建模，用1位全加器实现4位全加器详细步骤
题目要求：采用模块结构建模，实例化四个1位全加器并连线，完成图示的四位全加器建模并编写四位全加器测试模块，在modelsim里执行，查看波形图。首先，在工程区右键选择创建一个新文件去实现1位全加器的功能。在这里我创建的文件叫add_1：在文件中添加如下代码：moduleadd_1(a,b,ci,co,s);inputa,b,ci;outputco,s;assign{co,s}=a+b+ci;end
不怕娜
·
2023-10-07 00:12
fpga开发
FPGA 入门到精通系列2：
verilog
基础2-
verilog
代码规范
注意：
Verilog
是硬件设计语言，跟软件设计有本质区别二、模块架构设计基本原则：控制逻辑和数据逻辑分开处理模块结构设计.png三、模块接口设计1、模块定义主要包括5个部分：端口定义、参数定义（可选）、
伽思珂
·
2023-10-06 19:45
教育的真相08
我也发现这样一个问题，一年级学的东西是5以内的
加减法
。英语是简单的对话。语文是读小课文。孩子现在基本上已经能够把所有的字都认清了。甚至自己都会开始看整本书了。这些基本上都已经达到了我之前的预期。
甄相方法论
·
2023-10-06 15:11
“人工智能”相关的FPGA的信息调研
根据FPGA能做什么行业，人工智能，AI这样的关键词，进行检索，聚焦到“人工智能”相关的FPGA的信息，整理成表如下：序号一级搜集二级搜集引申1FPGA博大精深资源接口，更高效的
Verilog
写法，低功耗设计
danxutj
·
2023-10-06 12:16
FPGA
fpga开发
人工智能
初中生如何提升计算能力？
就是说思想上要重视计算，不必过于害怕；2.掌握计算规则.现阶段有理数
加减法
是整个初中计算基础，尤其重
高图教育
·
2023-10-06 11:25
2022-04-21 孩子的自觉
20220418由写数字说起与孩子一起做豌豆思维课程，发现里面出现的3、2、7、9等多个要考虑方向的数字都会写反，不做
加减法
有好多天了，一下子不会写数字了。我就情不自禁的发火了，孩子很委屈的离开了。
happness321
·
2023-10-06 11:30
别人家的孩子
PS:看匠叔的文章产生的灵感“你看，你这么傻，隔壁和你一样大的孩子多聪明呀，还没上幼儿园，就已经学会了
加减法
，人家比你小，会的还比你多。”母亲一脸嫌弃。
眼睛的口袋
·
2023-10-06 08:22
够不到梦想，那就够好生活！
结果第二天就刷到抖音有人说数学最好能20以内
加减法
，英语日常对话口语要会，语文最好一千字内还不算古
风起时想你
·
2023-10-06 05:22
“GT/Serdes/高速收发器”相关的FPGA调研
FPGA使用的要点，GT/Serdes/高速收发器这样的关键词，进行检索，及FPGA的接口培训信息，整理成表如下：序号一级搜集二级搜集引申1知乎IDFPGA个人练习生FPGA实现图像去雾基于暗通道先验算法纯
verilog
danxutj
·
2023-10-06 05:28
FPGA
fpga开发
system
verilog
function的一点小case
关于function的应用无论是在system
verilog
还是
verilog
中都有很广泛的应用，但是一直有一个模糊的概念困扰着我，今天刚好有时间来搞清楚并记录下来。
bendandawugui
·
2023-10-05 21:19
soc设计
AXI VIP的简单使用
TheAXIVIPusessimilarnamingandstructuresastheUniversalVerificationMethodology(UVM)forcoredesign.ItiscodedinSystem
Verilog
.TheAXIVIPiscom
山音水月
·
2023-10-05 06:41
#
Vivado
FPGA
电影《天才少女》——孩子不是需要父母操纵的机器
1这部电影讲的是一个智商超常的七岁小女孩玛丽，在同龄孩子在学习
加减法
的时候，她已经在自己研究微分方程，所以她在学校显得格格不入，自己也不喜欢学校。
楚楚先生
·
2023-10-05 00:27
仿真调试说明——摘抄龙芯杯官方文件
1.仿真调试说明你需要具备以下知识：仿真工具的使用，比如Vivado的Xsim
Verilog
的基本语法通过本文的学习，你将获得：各类仿真错误排查的方法CPU逻辑出错的调试指导
Verilog
运算符的优先级
码尔泰
·
2023-10-04 21:00
CPU设计实战
CPU
龙芯杯
vivado调试
模六十计数器（三）
文章目录前言一、代码模板二、
Verilog
程序1、顶层模块2、计数模块3、显示模块三、Testbench程序四、仿真波形五、实测结果总结前言又隔了将近一年，学习明德扬编程规范，重新编写模六十计数器程序，
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
veriolg
模六十计数器
EDA数字钟（三）
Digclk2、状态控制模块Ctrl3、按键消抖模块Filter4、计时模块Time5、闹钟模块Alarm6、显示模块Display7、数码管驱动模块Smg四、测试文件五、波形仿真总结前言再次编写数字钟
Verilog
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
verilog
数字钟
模六十计数器（二）
文章目录前言一、设计思路二、
Verilog
文件1、顶层模块2、分频模块3、计数模块4、扫描模块5、译码模块三、测试文件四、仿真波形总结前言时隔一年，重新拾起
Verilog
，对之前写的模六十计数器进行修改
Mr_Stutter
·
2023-10-04 06:49
Verilog
fpga开发
上一页
36
37
38
39
40
41
42
43
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他