hdl

基于VHDL的专业略缩词

EDA：ElecttronicDesignAutomation，电子设计自动化DSP：DigitalSignalProcessing，数字信号处理PCB：PrintedCircuitBoard，印刷电路板HDL
Nosery·2023-09-17 02:41

FPGA虚拟化：突破次元壁的技术

一、利用FPGA虚拟化突破时空限制在传统的FPGA开发模型中，使用者通常使用硬件描述语言（HDL）对应用场景进行建模，然后通过特定的FPGA开发工具将硬件模型映射到FPGA上，最终生成可以运行的FPGA
ONEFPGA·2023-09-16 17:05

【智能家居】竞品分析篇--1、全屋智能家居企业汇总

注：以下仅是智能家居企业汇总，排名不分先后目录1、小米2、海尔三翼鸟、U-home3、华为4、欧瑞博5、萤石6、河东HDL7、涂鸦8、控客9、摩根10、紫光物联11、博联12、LifeSmart云起13
Wave Wang·2023-09-16 06:22

MFC自定义消息的实现方法----（线程向主对话框发送消息）、MFC不能用UpdateData的解决方法

以Dialog对话框程序为例，添加自定义消息的操作方法可以如下所示：1.在头文件stdafx.h中添加一个自定义消息宏：#defineWM_USER_MSG_HDL(WM_USER+1)2.在增加新消息的
蚂蚁取经·2023-09-13 21:25

HDL4SE：软件工程师学习Verilog语言（十）

10状态机经过前面的学习，应该已经了解verilog的基本用法了。然而对于初学者，可能很奇怪的发现，似乎还是不会做什么东西，如果遇上一个比较复杂的问题，感觉还是无从下手。这是正常的，拿到驾照不敢上路的司机并不少见，音乐考试考了满分对着简谱还是唱不出来的学霸我也见过，通过了四六级面对老外照样说不出口的同学也大有人在。说简单点，就是缺乏实战训练。其实还有一个因素，就是缺乏一些比较高级的概念支撑。很多人
饶先宏·2023-09-10 18:56

Verilog学习日志（2021.6.29）

HDL语言的语法可分成可综合和不可综合的部分。可综合部分用于设计电路，不可综合部分用于仿真和验证。建议先学可综合部分，验证可以进阶的时候再学。推荐HDLbits
Fantaasky·2023-09-10 11:54

第二届硬件敏捷开发与方法学研讨会 l 2023 RISC-V中国峰会同期活动顺利举办

长达三小时的就新一代HDL在数字芯片设计开发和验证效率方面的实践经验分享，究竟碰撞出了什么新的火花呢？下面我们一起来回顾研讨会的精彩内容。
·2023-09-08 00:42

随心记录0816

1.foce相关方法下面这张图☞的都是uvm_hdl_force和uvm_hdi_deposit2.postrandomize函数的使用方法【验证小白】随机中使用post_randomize的正确姿势_
+徐火火+·2023-09-07 01:14

Error (10200): Verilog HDL Conditional Statement error at key_clock.v(402): cannot match operand(s)

1、项目场景：在verilog文件中使用按键判断时出现报错Error(10200):VerilogHDLConditionalStatementerroratkey_clock.v(402):cannotmatchoperand(s)intheconditiontothecorrespondingedgesintheenclosingeventcontrolofthealwaysconstruct
混子王江江·2023-09-06 20:25

基于Verilog HDL语言的FPGA课后习题--两位二进制比较器（含testbench测试语句）

请思考如何用case语句写出比较电路：推出一个2位较大数判断电路的真值表用case语句编写判断电路1、给出程序2、给出仿真程序3、给出RTL图4、给出仿真结果1、真值表输入输出A1B1A0B0gt:A>Beq:A=Blt:A
Cheeky_man·2023-09-06 08:53

FPGA的顶层文件调用方式（veliog HDL && Quart II）

FPGA的顶层文件调用方式（veliogHDL&&QuartII）1.新建.v文件，选择hdl点击project，选中setastoplevel，然后开始调用各个文件夹。
TaylorS_SF·2023-09-04 03:51

FPGA时序分析与约束（4）——时序分析，时序约束，时序收敛

二、时序分析1、什么是时序分析从硬件描述语言（HDL
apple_ttt·2023-09-03 11:23

北京迪文DWIN 4.3吋 DMT48270C043_06WT 触控屏(DGUS II屏) Bring-up

DMT48270C043_06WT是T5,T5UID1(DGUSII)平台,软件要用DGUSV7.388，配HDL662B,不是HDL662K!
吕傑森·2023-09-02 06:21

modelsim se 10.5安装教程

modelsimse10.5安装教程简介modelsim10.5是由mentorgraphics公司推出的一款具备强大的仿真性能与调试能力的HDL设计验证环境，也是唯一的单内核支持VHDL和Verilog
呓语煮酒·2023-08-26 08:23

【【Verilog典型电路设计之CORDIC算法的Verilog HDL 实现】】

Verilog典型电路设计之CORDIC算法的VerilogHDL实现典型电路设计之CORDIC算法的VerilogHDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer)算法，通过移位和加减运算，能递归计算常用函数值，如sin，cos,sinh，cosh等函数，最早用于导航系统，使得矢量的旋转和定向运算不需要做查三角函数表、乘法、开方及反三角
ZxsLoves·2023-08-25 13:49

【【Verilog典型电路设计之log函数的Verilog HDL设计】】

Verilog典型电路设计之log函数的VerilogHDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。对于单目计算函数的硬件加速器设计一般两种简单方法:一种是查找表的方式;一种是使用泰勒级数展开成多项式进行近似计算。这两种方式在设计方法和精确度方面有很大的不同。查找表方式是通过存储器进行设计，设计方法简单，其精度需要通过提高存储器深度实现，在集成电路中占用面积大，
ZxsLoves·2023-08-25 13:45

VScode中写Verilog时，iverilog语法自动纠错功能不起作用

VScode中编写Verilog时，iverilog语法自动纠错功能不起作用问题：按照教程搭建vscode下Verilog编译环境，发现语法纠错功能一直无效，检查了扩展Verilog-HDL/SystemVerilog
yuukai·2023-08-25 10:16

verlilog语言实现十进制计数器

两种HDL均为IEE
d36a3fd5b3e4·2023-08-23 10:16

高云fpga.Tang Nano 4k(GW1NSR-4C)呼吸灯

-程序下载：装好驱动直接点这个就可以下载二、代码（如下三个文件）-顶层模块（文件main.v）moduletop_hdl(inputsys_clk,inputsys_rst_n,outputregled
啊？这...·2023-08-20 12:03

【【典型电路设计之ROM 的 Verilog HDL 描述】】

典型电路设计之ROM的VerilogHDL描述ROM的VerilogHDL描述ROM即是只读存储器，是一种只能读出事先存储的数据的存储器，其特性是存入数据无法改变，也就是说这种存储器只能读不能写。由于ROM在断电之后数据不会丢失，所以通常会在不需要经常变更资料的电子或电脑系统中，资料并不会因为电源关闭而丢失。这是verilog代码modulerom(dout,clk,addm,cs_n);inpu
ZxsLoves·2023-08-19 16:21

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述二】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述二例二：用VerilogHDL设计深度为8，位宽为8的双端口RAM。双口RAM具有两套地址总线，一套用于读数据，另一套用于写数据。二者可以分别独立操作。这道题还算是简单就是用两根时间线去分别引出读与写操作下面是verilog代码moduleram_dual(q,addr_in,addr_out,d,we,rd,clk1,clk2);o
ZxsLoves·2023-08-18 08:39

【【典型电路设计之片内存储器的设计之RAM的Verilog HDL描述一】】

典型电路设计之片内存储器的设计之RAM的VerilogHDL描述一RAM是随机存储器，存储单元的内容可按需随意取出或存入。这种存储器在断电后将丢失所有数据，一般用来存储一些短时间内使用的程序和数据。其内部结构如下图所示：例：用VerilogHDL设计深度为8，位宽为8的单端口RAM。单口RAM，只有一套地址总线，读和写操作是分开的。下面是verilog代码moduleram_single(clk,
ZxsLoves·2023-08-17 18:50

Vivado调用VIO核

Vivado2018.3：以四选一数据选择器为例，使用veriloghdl语言以及Vivado自带的VIO,IP来实现功能提示：以下是本篇文章正文内容，下面案例可供参考一、IP核的介绍IP核有三种不同的存在形式：HDL
素年锦什·2023-08-17 07:56

R语言相关性分析

method="")可以快速计算出相关系数，数据类型：data.frame如data.frame为：zz,绘图如下：a.singleprotein：线性回归画法1.ggplot(zz,aes(x=a,y=HDL
MJades·2023-08-15 15:17

数字集成电路设计（六、Verilog HDL高级程序设计举例）

文章目录1.数字电路系统设计的层次化描述方式1.1Bottom-Up设计方法1.2Top-Down设计方法2.典型电路设计2.1加法器树乘法器2.1.1改进为两级流水线4位加法器树乘法器2.2Wallace树乘法器2.3复数乘法器2.4FIR滤波器的设计2.5存储器的设计2.6FIFO的设计1.数字电路系统设计的层次化描述方式在我们的数电，集成电路设计里面，一定是层次化设计的在一个手机芯片的一个部
普通的晓学生·2023-08-15 09:12

数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）

文章目录1.数据流建模1.1连续赋值语句2.行为级建模2.1过程语句2.2语句块2.3过程赋值语句**！！！小结**2.4过程连续赋值语句2.5条件分支语句2.5.1if分支语句2.5.2case条件分支语句2.6循环语句在电路设计过程中，VerilogHDL有三种程序设计方式：数据流建模，行为级建模，结构化建模结构化建模就是搭电路，连线这个过程，在硬件描述语言成为模块的调用过程数据流建模是硬件描
普通的晓学生·2023-08-15 09:11

Verilog HDL 设计与综合/数字集成电路设计方法概述_part7

33.wire类型核reg类型的使用+连续赋值语句和运算符的使用在程序设计中如何正确使用wre和reg类型，可以遵循以下几点：（1）在连续赋值语句（assign）中，因为是对于组合电路的描述，被赋值信号只能使用wire类型（2）在Initia和always过程语句中，被赋值信号必须定义为reg类型（3）当采用结构级描述时，模块、基本门和开关元器件的输出信号只能使用wire类型。在硬件描述语言中，绝
roockiet·2023-08-15 09:09

FPGA作业：一个32bit字中两个相邻0之间

给出HDL设计及testbench描述，综合后的时序仿真结果及分析说明。
芯存猛虎，细嗅蔷薇·2023-08-14 16:43

爆肝4万字❤️零基础掌握Verilog HDL

文章目录0.前言1.VerilogHDL简介1.1什么是VerilogHDL1.2verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ1.3为什么要使用verilog1.4IPcore2.语法入门详解2.1数据类型及常量变量2.1.1数据类型2.1.2常量2.1.3变量2.1.3.1连线型-wire(assign的使用)2.1.3.2寄存器类型-reg2.1.3.3存储器-memor
楚生辉·2023-08-10 16:41

verlilog语言实现8位移位寄存器

两种HDL均为IEE
d36a3fd5b3e4·2023-08-09 03:35

ad+硬件每日学习十个知识点（24）23.8.4（时序约束，SignalTap Ⅱ）

3.SignalTapⅡ4.SignalTapⅡ使用方法5.HDL的仿真软件（modelsim）6.阻抗匹配1.建立时间和保持时间答：2.为什么要建立时序约束？
阿格在努力·2023-08-08 21:22

AD PCB设计规则、多通道设计、ROOM

建立一个SchDoc文件作为顶层文件设计------>HDL文件或图纸生成图表图V------->弹出对话框（有其他图纸文件名）----》选择就能生成图表符优点：同样的模块不用复制多份
HUANG_XIAOJUN·2023-08-08 05:31

tcl学习之路（三）(vivado设计资源管理)

它们包含了Vivado的设计资源，这些资源包括：HDL代码、网表文件、IP文件、BD文件（基于IP集成器，可以理解为CPU内核的IP核）、约束文件、辅助文件等。
邶风，·2023-08-05 13:40

2.3 Verilog HDL运算符

运算符1算术运算符2逻辑运算符3按位运算符4关系运算符5等式运算符6缩减运算符7移位运算符8条件运算符和拼接运算符8.1条件运算符8.2拼接运算符9运算符的优先级1算术运算符注意：在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符）结果的符号位采用模运算符中第一个操作数的符号。例如，-10%3结果-1，11%-3结果为2。在进行算术运算时，如果某
weixin_42454243·2023-08-04 16:49

Verilog HDL 阻塞和非阻塞赋值的理解(2)

VerilogHDL阻塞和非阻塞赋值的理解(2)阻塞和非阻塞赋值的语言结构是Verilog语言中最难理解概念之一。甚至有些很有经验的Verilog设计工程师也不能完全正确地理解：何时使用非阻塞赋值何时使用阻塞赋值才能设计出符合要求的电路。他们也不完全明白在电路结构的设计中，即可综合风格的Verilog模块的设计中，究竟为什么还要用非阻塞赋值，以及符合IEEE标准的Verilog仿真器究竟如何来处理
ShareWow丶·2023-08-04 16:47

在VIVADO项目插入ILA逻辑分析仪实现信号抓取的技巧

3，生成HDL_WR
mcupro·2023-08-04 16:09

（138）Verilog[UART发送]

138）Verilog[UART发送]1本节目录1.1本节目录1.2Verilog介绍1.3Verilog[UART发送]1.4结束语2Verilog介绍第一，VerilogHDL是一种硬件描述语言（HDL
宁静致远dream·2023-08-04 16:07

Verilog HDL可综合与不可综合语法

for1.6assign语句1.7always进程块1.8运算操作符1.9赋值符号=（阻塞）、<=（非阻塞）二、不可综合的语法子集2.1所有工具都不支持的结构2.2有些工具支持有些工具不支持的结构硬件描述语言（HDL
cjx_csdn·2023-08-04 01:46

孟德尔随机化，其实MR自带循环

----其实TwoSampleMR包自带循环01入门级做法常规认知是如同TwoSampleMRGitPage官方文档提供的代码进行操作例如我们要研究HDL
CodeMed·2023-08-02 14:57

数字信号处理中的基本运算——加法运算

采用HDL描述多位加法器或多位减法器时，并不需要先构
m0_46521579·2023-08-01 20:47

2021-02-10

血脂包括胆固醇，甘油三酯等，胆固醇又分为低密度脂蛋白胆固醇（LDL-C，俗称坏胆固醇）和高密度脂蛋白胆固醇（HDL-C，俗称好胆固醇）。一般我们说的血脂高是指坏胆固醇高，因为它真的很坏，它会
舰队·2023-08-01 08:49

Verilog语法中parameter与localparam

parameter与localparam对读者的假设已经掌握：.可编程逻辑基础.VerilogHDL基础.使用Verilog设计的QuartusII入门指南.使用Verilog设计的ModelSIm入门指南内容1常量HDL
橙黄橘绿时、·2023-08-01 01:47

在win10上安装spinal hdl完全教程(一篇文章就够了)

一参考文章SpinalHDL开发环境搭建一步到位（图文版）-极术社区-连接开发者与智能计算生态(aijishu.com)https://aijishu.com/a/1060000000255643SpinalHDL(一)——环境搭建-知乎(zhihu.com)https://zhuanlan.zhihu.com/p/146529005
youzjuer·2023-07-28 12:29

深亚微米FPGA结构与CAD设计

综合HDL->基本门级网表->逻辑优化->查找表网表->打包成逻辑单元块->逻辑单元
小天才dhsb·2023-07-27 14:43

网页中的直播

网页直播常用到的流媒体协议有RTMP、HDL(HTTP-FLV)、HLS这3种。
赵的拇指·2023-07-18 03:53

好的VHDL网站

http://www.fpga.com.cn/hdl/vhdl_example.htm，上面有很多实例，这样可以对CPU的工作有个更加清楚的认识
idoit0204·2023-07-17 16:00

专用集成电路设计实用教程（学习笔记一）

其中软IP用HDL描述；固化IP用门级网表描述；硬IP是指实现到物理版图的硅块（SiliconBlock）。
day day learn·2023-07-15 10:31

FPGA原理和结构

基于HDL的设计流程1.工程的创建包括源程序，设置文件，约束文件等2.源文件的创建就是将电路描述代码添加到源文件中3.仿真源文件的创建除了源文件还要添加测试文件testbench，如果用了IP，则需要添加
小天才dhsb·2023-07-14 12:13

【Verilog HDL】FPGA-testbench基础知识

欢迎来到FPGA专栏~testbench基础知识☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页：小夏与酒的博客该系列文章专栏：FPGA学习之旅文章作者技术和水平有限，如果文中出现错误，希望大家能指正欢迎大家关注！❤️目录-testbench基础知识一、说明二、testbench简单理解三、testbench文件结构3.1声明仿真的单位和精度3.2宏定义3.3定义测试模块名3.4声明信号3.5模块
小夏与酒·2023-07-14 06:44

MATLAB HDL Coder从无到有

本文主要记录MATLABHDLCoder的入门学习和使用过程MATLABHDLNameDescriptionInstallationStepsInitalstepsSimulationAdvancedstepsContributingProjectstatusErrors&solutions:MATLABHDLNameMATLABHDLDescriptionThisrepositorydocume
Αλήθεια·2023-07-13 22:24
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他