verilog语言学习之基础篇

逻辑值

逻辑 0：表示低电平，也就对应我们电路 GND；
逻辑 1：表示高电平，也就是对应我们电路的 VCC；
逻辑 X：表示未知，有可能是高电平，也有可能是低电平；
逻辑 Z：表示高阻态，外部没有激励信号，是一个悬空状态

数字进制格式

Verilog数字进制格式包括二进制、八进制、十进制和十六进制。
一般常用的为二进制、十进制和十六进制。
二进制表示如下：4’b0101 表示4位二进制数字0101
十进制表示如下：4’d2 表示4位十进制数字2（二进制0010）
十六进制表示如下：4’ha 表示4位十六进制数字a（二进制1010）
16’b1001_1010_1010_1001 = 16’h9AA9

结构语句

initial 语句它在模块中只执行一次。
它常用于测试文件的编写，用来产生仿真测试信号（激励信号），或者用于对存储器变量赋初值。
always 语句一直在不断地重复活动。
但是只有和一定的时间控制结合在一起才有作用。
阻塞与非阻塞赋值