誓约胜利之舰
誓约胜利之舰

Modelsim10.4-win64软件下载安装与破解

  • 1.运行modelsim-win64-10.4-se.exe，安装软件； 注意可以不用安装 key drivers，安装路径不要有中文（默认安装路径是 C:\modeltech64_10.4） 

  • 2.安装过程中一直选择yes即可，注意可以不用安装 key drivers，最后是Done（如果不安装key drivers）或reboot（如果安装key drivers）询问，选Yes、No都可以； 

  • 3.将解压的破解文件（MentorKG.exe和patch_dll.bat）复制到安装目录下的win64文件夹中。 （默认安装路径是 C:\modeltech64_10.4\win64文件夹中）； 

  • 4.进入安装目录下的win64 文件夹找到mgls.dll mgls64.dll两个文件，去掉 只读属性； 

  • 5.运行patch_dll.bat 稍等一段时间后即可生成一个TXT文本，将其另存为LICENSE.TXT，另存路径选择你安装目录的win64文件夹下； （默认安装路径是 C:\modeltech64_10.4\win64文件夹中） 

  • 6.恢复mgls.dll和mgls64.dll两个文件的只读属性； 

  • 7.环境变量设置： win10（win8中同样有效）中是这样的 这台电脑》右键选择【属性】》【高级系统设置】》【环境变量】在win10（win8）环境变量页面选择用户变量的环境变量。点击【新建】打开编辑对话框，【变量名】命名为MGLS_LICENSE_FILE，【变量值】为你LICENSE.TXT的文件路径， （默认安装路径是 C:\modeltech64_10.4\win64\LICENSE.TXT）

  • 破解完毕，祝你成功！

你可能感兴趣的:(Verilog,HDL)

  • Verilog入门排雷指南
    在前段时间的数字逻辑课程中，我们在一个月的时间成功完成了Verilog从入门到入土的过程，因为时间短、任务重，没能够很系统地学习verilog就开始上手做实验，导致在实验过程中出现了很多坑，今天这篇博客就是简单总结一下一些常见的坑，帮助新手排雷。1、Verilog和C语言不论是在哪本教材当中，都会告诉新手Verilog和C语言非常相似，很多语法是通用的。这在一定程度上减轻了学习的负担，但是也很容易
  • FPGA Verilog 入门语法指南 无证驾驶梁嗖嗖 FPGAfpga开发
    FPGAVerilog入门语法指南目录Verilog与C语言对比基础关键字数据类型运算符控制结构数值表示阻塞与非阻塞赋值模块结构预处理指令
  • FPGA FIFO IP核设计与应用 - 自定义深度实践 Kiki-2189
    本文还有配套的精品资源，点击获取简介：FIFO（先进先出）是FPGA设计中用于数据缓存和传输的重要存储结构。本资源提供了可定制深度的FIFOIP核源代码，极大地优化系统性能并满足特定需求。通过复用预设计的IP核模块，FPGA开发者能够快速构建系统，降低设计复杂度。源代码包括读写指针、控制逻辑，并且可以使用硬件描述语言（如Verilog或VHDL）配置FIFO深度，以适应各种应用场合，如数据采集、处
  • （77）FPGA时序违例及解决办法-面试必问（一）（第16天） 宁静致远dream FPGA初级课程fpga开发面试职场和发展
    （77）FPGA时序违例及解决办法-面试必问（一）（第16天）1文章目录1）文章目录2）FPGA初级课程介绍3）FPGA初级课程架构4）FPGA时序违例及解决办法-面试必问（一）（第16天）5）技术交流6）参考资料2FPGA初级课程介绍1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。2）FPGA初级就业课程包括FPGA简介、VerilogHDL基本语法、Veril
  • 内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard 薛迟
    本文还有配套的精品资源，点击获取简介：本教程提供了在XilinxZynqZedboard平台上实现内存映射VGA显示的详细方法和示例代码。教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。代码示例包含初始化配置、地址解码、颜色空间转换等关键模块，并指导如何调试和优化显示性能。通过实践，学习者可以深入理解FPGA设计以及硬件和软件间的交
  • FPGA开发流程 JinSir_ FPGA开发fpga开发
    FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。原理图和HDL(Hardwaredescriptionlanguage，硬件描述语言)是两种最常用的数字硬件电路描述方法。其中，运用HDL设计方法具有更好的移植性、通用性以及利于模块划分的特点。典型FPGA的开发流程1、功能定义/器件选型——根据经验选择器件型号2、设计输入（DesignEntry）——
  • Verilog：基于FPGA实现SD NAND FLASH的SPI协议读写
    在此介绍的是使用FPGA实现SDNANDFLASH的读写操作，以雷龙发展提供的CS创世SDNANDFLASH样品为例，分别讲解电路连接、读写时序与仿真和实验结果。文章目录1FLASH背景介绍2样品申请3电路结构与接口协议3.1SDNAND3.2SDNAND测试板3.3FPGA开发板4SD卡协议与时序流程4.1SD卡协议4.2SD卡2.0版本初始化步骤4.3SD卡的读步骤4.4SD卡的写步骤5模块代
  • Verilator 的文件目录结构(腾讯元宝) dadaobusi verilator
    当然可以！我们来详细分析Verilator的Git仓库（GitHub上的官方仓库：https://github.com/verilator/verilator）的文件目录结构，帮助你理解它的代码组织方式以及各个部分的功能。一、Verilator的Git仓库概览Verilator是一个用C++编写的高性能Verilog/SystemVerilogRTL仿真器，其源代码仓库结构清晰，模块化程度较高。整
  • verilator如何实现RTL的仿真(腾讯混元)
    Verilator是一个用于将Verilog或SystemVerilogRTL（寄存器传输级）代码转换为C++或SystemC模型的工具，主要用于高性能的功能仿真和验证。它不是像ModelSim或VCS那样的传统事件驱动仿真器，而是通过静态编译的方式将RTL转换为可执行的C++代码，从而实现高效仿真。下面详细介绍Verilator实现RTL仿真的流程与实现细节。一、Verilator的基本工作流程
  • 【教程4＞第9章＞第8节】通过FPGA实现RGB图像转换为CMYK图像——verilog实现与MATLAB辅助验证 fpga和matlab #fpga开发CMYKRGB教程4verilog
    本课程学习成果预览(FPGA测试结果通过MATLAB显示)目录1.软件版本2.通过FPGA实现RGB图像转CMYK3.RGB图像转CMYK的测试3.1步骤一：生成测试样本3.2步骤二：通过testbench调用X2.bmp3.3步骤三：vivado仿真3.4步骤四：MATLAB辅助验证4.视频操作步骤演示欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》
  • FPGA和eeprom通信 数 学 王 子 fpga开发
    本文有参考【精品博文】IIC通信协议的Verilog实现作者的一些思想，并尝试补充eeprom一端的代码，并不完美，主要是一eeprom完全按照scl上升沿或下降沿采取动作（写数据或读数据），很难在scl低电平中间点使sda线发生变化（似乎不太符合iic协议要求），二另外在FPGA放弃sda线控制权和eeprom取得sda线控制权之间会有一小段高阻态（衔接并不连续），以下代码`timescale1
  • FPGA自学——整体设计思路 Sunrise黎 fpga自学fpga学习
    FPGA自学——整体设计思路1.设计定义写一套硬件描述语言，能够在指定的硬件平台上实现响应的功能根据想要实现的功能进行设定（如：让LED一秒闪烁一次）2.设计输入方法：编写逻辑：使用verilog代码描述逻辑画逻辑图使用IP3.分析综合（EDA）逻辑门级别的电路内容：对所写的逻辑描述的内容进行分析4.功能仿真1.目的：使用专门的仿真工具进行仿真，验证设计的逻辑功能能够实现2.仿真工具：models
  • Verilog实现FPGA串口通信详解 CodeMystic
    本文还有配套的精品资源，点击获取简介：FPGA以其灵活性和高效性在数字信号处理和接口通信领域广泛应用。本文详细介绍了使用Verilog硬件描述语言实现FPGA串口通信的基础知识和设计流程。主要内容涵盖UART协议的理解、Verilog中UART模块的定义和实现、设计流程的步骤以及注意事项。通过掌握这些知识点，读者可以学习如何在FPGA上实现UART串口通信，这一技能对于嵌入式系统设计至关重要。1.
  • （34）FPGA原语设计（BUFGMUX） 宁静致远dream FPGA就业技能ux开发语言r语言
    （34）FPGA原语设计（BUFGMUX）1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）FPGA原语设计（BUFGMUX）5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门
  • FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射） 阿牛的药铺 算法移植部署fpga开发verilog
    FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？本文设计了一条**"Verilog语法→工具链操作→光学项目实战→岗位技能对标"的阶梯式学习路径。不同于泛泛而谈的FPGA教程，我们聚焦光学类产品开发**核心能力（时序接口设计、图像处理算法移植、高速接口应用），通过3个递进式项目（从LED闪烁到图像边缘检测），
  • FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别 行者.................. fpga开发
    CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog或VHDL）创建一个顶层模块，将所有IP核和连接实例化使用场景：当使用IPIntegrator创建BlockDesign后需要将图形化设计转换为HDL代码以
  • SystemVerilog LRM 学习笔记 -- clocking块
    1clocking...endclocking块clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clockcycle在更高的抽象层次上写testbench(如“##3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在function
  • system Verilog：clocking中定义信号为input和output的区别 加载-ing systemverilog
    在SystemVerilog中，clocking块用于定义时钟块，这通常用于描述时钟边缘和同步的输入/输出行为，特别是在测试平台和硬件接口描述中。在下述两个代码示例中，主要区别在于a被定义为一个input还是output。当a被定义为input时：systemverilogclockingcb@(posedgeclk);inputa;endclocking这意味着a是一个从被测试设计（DUT）到测
  • 基于FPGA的二维FFT实现 廉连曼
    基于FPGA的二维FFT实现【下载地址】基于FPGA的二维FFT实现本项目提供了一种基于FPGA的高效二维FFT实现方案，专为数字信号处理和图像处理领域设计。通过并行使用两个一维FFT单元，本方案显著提升了二维FFT变换的计算效率，并基于Xilinx的FFTIP核，确保易于集成到其他FPGA设计中。该方案适用于各类频谱分析场景，尤其适合图像处理系统。经过Verilog编程和Modelsim仿真测试
  • 基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码
    基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码【下载地址】基于FPGA的Verilog电子密码锁设计资源文件基于FPGA和Verilog语言设计的电子密码锁项目，提供完整的硬件设计原理图、Verilog代码、仿真波形图和硬件描述文档。通过FPGA的可编程特性，实现密码设置、验证及锁定功能，适合学术研究、教学演示或个人兴趣学习。项目文件清晰，包含详细的使用说明，帮助用户快速
  • [SystemVerilog] Clocking S＆Z3463 SystemVerilogfpga开发
    SystemVerilogClocking用法详解SystemVerilog的clocking块（ClockingBlock）是一种专门用于定义信号时序行为的构造，主要用于验证环境（如UVM）中，以精确控制信号的采样和驱动时序。clocking块通过将信号与特定时钟关联，简化了测试环境中对时序敏感信号的处理，减少了手动时序管理的复杂性。本文将详细介绍SystemVerilog中clocking块的
  • xilinx工具编译ADI官方no-os和HDL工程步骤 ni1978 驱动fpgac语言驱动开发
    以AD738x这款ADC为例，xilinx软件版本为2022.2：HDL工程：下载HDL工程：GitHub-analogdevicesinc/hdlathdl_2022_r2（GitHub-analogdevicesinc/hdlathdl_2022_r2）解压后，打开vivado2022.2，此时不要建工程，在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
  • 【Verilog】parameter、localparam和 `define的区别 kanhao100 verilogfpga开发
    在Verilog中，parameter、localparam和`define都用于定义常量，但它们在作用域、可配置性和处理阶段上有着重要区别。理解这些差异对于编写高质量的Verilog代码至关重要。Parameter（参数）：Parameter用于定义模块级的可配置常量，它最重要的特性是可以在模块实例化时被外部值覆盖。这使得模块具有良好的通用性和可重用性。Parameter的主要特点包括：作用域限
  • Verilog 语法知识1
    学习的参考资料是夏宇闻的《veirlog经典教程》第三版，可能刚看这本书有点迷糊，但我觉得有从语言基础的同学学起来还是能看懂的。这里我列举了自己学习觉得应该注意的地方。VerilogHDL的基本语法11.变量：变量即在程序运行过程中其值可以改变的量,在VerilogHDL中变量的数据类型有很多种wire型wire型数据常用来表示用于以assign关键字指定的组合逻辑信号。Verilog程序模块中输
  • basic verilog 语法--FPGA入门1 Kent Gu FPGAfpga开发
    1,Assign语法Assignisonlyforwiretypevarity;1.1definemodulemain(inputclkIn,//50M,20nsinputspi_clk,inputspi_mosi,inputspi_cs,inputreset_FPGA,outputwireout_LD_PULS_trig_Out//LDtrigout)1.2assignout_LD_PULS_t
  • Verilog 语法介绍 4
    #记录一些语法、概念、编译方法#目录iverilog编译参数：iverilog进行多文件编译：gtkwavewave.vcd.tclverilog如何debuglatch和Flip-flop同步信号、异步信号muxiverilog编译参数：iverilog：用于编译verilog和vhdl文件，进行语法检查，生成可执行文件参数-o，这是比较常用的一个参数了，和GCC中-o的使用几乎一样，用于指定生
  • Verilog HDL基础语法1-1 酱酱酱酱酱 Verilog与FPGAfpga开发
    一、语法特点及规则①Verilog采用模块化结构，数据类型和变量、基本运算符等基本语法，语法类型和C语言很相似。②每行只写一个声明语句或说明，每个VerilogHDL源文件中只能写一个顶层模块，也不能把一个顶层模块分成几部分写在几个源文件中。③源文件名字和文件内容有关，最好与顶层文件同名，命名时，第一个字符为字母或下划线。④源文件用层层缩进的格式来写。⑤变量名的大小写应自始至终保持一致。⑥对关键步
  • Verilog取绝对值代码设计 幸运学者 verilogverilog补码
    取绝对值的时候肯定都是针对有符号数来取的，然后存入无符号数中。对于有符号数在寄存器中的存储，是默认最高位为符号位，低位为数据位（正数源码，负数补码），对于正数，我们可以直接将数据赋给无符号寄存器（这个寄存器的位宽至少要大于或等于数据位）。而对于负数，我们需要对数据位取反加一，然后将数据赋给无符号寄存器。有的时候我们的这个无符号寄存器位数比较大的时候，若数据位负数，可以直接将有符号寄存器直接不考虑符
  • 【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估 fpga和matlab #第7章·通信—信道编译码fpga开发RSverilogRS译码教程4
    本课程学习成果预览目录1.软件版本2.RS译码模块整体实现介绍2.1伴随式计算（SyndromeCalculation）2.2擦除位置处理（ErasureHandling）2.3多项式乘法（PolynomialMultiplication）2.4欧几里得算法（EuclideanAlgorithm）2.5钱搜索（ChienSearch）3.RS译码模块整体FPGA实现4.RS译码仿真测试5.视频操作
  • 呼吸灯 verilog FPGA 基础练习8 cycf FPGAverilog编码基础篇fpga开发
    呼吸灯verilogFPGA基础练习8发现问题，用技术解决问题。兴趣是自己的源动力!目录呼吸灯verilogFPGA基础练习8前言一、呼吸灯1.1呼吸灯原理1.2实现方案1.2.1功能代码1.2.2仿真代码1.2.3仿真结果1.2.4计数器的基本时间单位总结前言呼吸灯的练习的主要目的是对计数器使用的进阶，理解计数器计数使用的基础时间单位的变化，对计数器的影响。一、呼吸灯1.1呼吸灯原理我们知道同一
  • Java实现的简单双向Map，支持重复Value superlxw1234 java双向map
    关键字：Java双向Map、DualHashBidiMap     有个需求，需要根据即时修改Map结构中的Value值，比如，将Map中所有value=V1的记录改成value=V2，key保持不变。   数据量比较大，遍历Map性能太差，这就需要根据Value先找到Key，然后去修改。   即：既要根据Key找Value，又要根据Value
  • PL/SQL触发器基础及例子 百合不是茶 oracle数据库触发器PL/SQL编程
      触发器的简介; 触发器的定义就是说某个条件成立的时候，触发器里面所定义的语句就会被自动的执行。因此触发器不需要人为的去调用，也不能调用。触发器和过程函数类似 过程函数必须要调用,   一个表中最多只能有12个触发器类型的,触发器和过程函数相似 触发器不需要调用直接执行, 触发时间：指明触发器何时执行，该值可取： before：表示在数据库动作之前触发
  • [时空与探索]穿越时空的一些问题 comsci 问题
          我们还没有进行过任何数学形式上的证明,仅仅是一个猜想.....       这个猜想就是; 任何有质量的物体(哪怕只有一微克)都不可能穿越时空,该物体强行穿越时空的时候,物体的质量会与时空粒子产生反应,物体会变成暗物质,也就是说,任何物体穿越时空会变成暗物质..(暗物质就我的理
  • easy ui datagrid上移下移一行 商人shang js上移下移easyuidatagrid
    /** * 向上移动一行 * * @param dg * @param row */ function moveupRow(dg, row) { var datagrid = $(dg); var index = datagrid.datagrid("getRowIndex", row); if (isFirstRow(dg, row)) {
  • Java反射 oloz 反射
    本人菜鸟，今天恰好有时间，写写博客，总结复习一下java反射方面的知识，欢迎大家探讨交流学习指教 首先看看java中的Class package demo; public class ClassTest { /*先了解java中的Class*/ public static void main(String[] args) { //任何一个类都
  • springMVC 使用JSR-303 Validation验证 杨白白 springmvc
    JSR-303是一个数据验证的规范，但是spring并没有对其进行实现，Hibernate Validator是实现了这一规范的，通过此这个实现来讲SpringMVC对JSR-303的支持。 JSR-303的校验是基于注解的，首先要把这些注解标记在需要验证的实体类的属性上或是其对应的get方法上。 登录需要验证类 public class Login { @NotEmpty
  • log4j 香水浓 log4j
    log4j.rootCategory=DEBUG, STDOUT, DAILYFILE, HTML, DATABASE #log4j.rootCategory=DEBUG, STDOUT, DAILYFILE, ROLLINGFILE, HTML #console log4j.appender.STDOUT=org.apache.log4j.ConsoleAppender log4
  • 使用ajax和history.pushState无刷新改变页面URL agevs jquery框架Ajaxhtml5chrome
    表现 如果你使用chrome或者firefox等浏览器访问本博客、github.com、plus.google.com等网站时，细心的你会发现页面之间的点击是通过ajax异步请求的，同时页面的URL发生了了改变。并且能够很好的支持浏览器前进和后退。 是什么有这么强大的功能呢？ HTML5里引用了新的API，history.pushState和history.replaceState，就是通过
  • centos中文乱码 AILIKES centosOSssh
    一、CentOS系统访问 g.cn ，发现中文乱码。 于是用以前的方式：yum -y install fonts-chinese CentOS系统安装后，还是不能显示中文字体。我使用 gedit 编辑源码，其中文注释也为乱码。       后来，终于找到以下方法可以解决，需要两个中文支持的包： fonts-chinese-3.02-12.
  • 触发器 baalwolf 触发器
    触发器(trigger)：监视某种情况，并触发某种操作。 触发器创建语法四要素：1.监视地点(table) 2.监视事件(insert/update/delete) 3.触发时间(after/before) 4.触发事件(insert/update/delete) 语法： create trigger triggerName after/before 
  • JS正则表达式的i m g bijian1013 JavaScript正则表达式
            g:表示全局（global)模式，即模式将被应用于所有字符串，而非在发现第一个匹配项时立即停止。         i:表示不区分大小写（case-insensitive）模式，即在确定匹配项时忽略模式与字符串的大小写。         m:表示
  • HTML5模式和Hashbang模式 bijian1013 JavaScriptAngularJSHashbang模式HTML5模式
            我们可以用$locationProvider来配置$location服务（可以采用注入的方式，就像AngularJS中其他所有东西一样）。这里provider的两个参数很有意思，介绍如下。 html5Mode         一个布尔值，标识$location服务是否运行在HTML5模式下。 ha
  • [Maven学习笔记六]Maven生命周期 bit1129 maven
    从mvn test的输出开始说起   当我们在user-core中执行mvn test时，执行的输出如下：   /software/devsoftware/jdk1.7.0_55/bin/java -Dmaven.home=/software/devsoftware/apache-maven-3.2.1 -Dclassworlds.conf=/software/devs
  • 【Hadoop七】基于Yarn的Hadoop Map Reduce容错 bit1129 hadoop
    运行于Yarn的Map Reduce作业，可能发生失败的点包括 Task Failure Application Master Failure Node Manager Failure Resource Manager Failure 1. Task Failure 任务执行过程中产生的异常和JVM的意外终止会汇报给Application Master。僵死的任务也会被A
  • 记一次数据推送的异常解决端口解决 ronin47 记一次数据推送的异常解决
    　　 需求：从db获取数据然后推送到B         程序开发完成，上jboss,刚开始报了很多错，逐一解决，可最后显示连接不到数据库。机房的同事说可以ping 通。 　　  自已画了个图，逐一排除，把linux 防火墙　和　setenforce　设置最低。 　　　service iptables stop
  • 巧用视错觉-UI更有趣 brotherlamp UIui视频ui教程ui自学ui资料
    我们每个人在生活中都曾感受过视错觉（optical illusion）的魅力。 视错觉现象是双眼跟我们开的一个玩笑，而我们往往还心甘情愿地接受我们看到的假象。其实不止如此，视觉错现象的背后还有一个重要的科学原理——格式塔原理。 格式塔原理解释了人们如何以视觉方式感觉物体，以及图像的结构，视角，大小等要素是如何影响我们的视觉的。 在下面这篇文章中，我们首先会简单介绍一下格式塔原理中的基本概念，
  • 线段树-poj1177-N个矩形求边长（离散化+扫描线） bylijinnan 数据结构算法线段树
    package com.ljn.base; import java.util.Arrays; import java.util.Comparator; import java.util.Set; import java.util.TreeSet; /** * POJ 1177 (线段树+离散化+扫描线)，题目链接为http://poj.org/problem?id=1177
  • HTTP协议详解 chicony http协议
    引言                                 
  • Scala设计模式 chenchao051 设计模式scala
    Scala设计模式                我的话： 在国外网站上看到一篇文章，里面详细描述了很多设计模式，并且用Java及Scala两种语言描述，清晰的让我们看到各种常规的设计模式，在Scala中是如何在语言特性层面直接支持的。基于文章很nice，我利用今天的空闲时间将其翻译，希望大家能一起学习，讨论。翻译
  • 安装mysql daizj mysql安装
    安装mysql   (1)删除linux上已经安装的mysql相关库信息。rpm  -e  xxxxxxx   --nodeps (强制删除)      执行命令rpm -qa |grep mysql 检查是否删除干净   (2)执行命令  rpm -i MySQL-server-5.5.31-2.el
  • HTTP状态码大全 dcj3sjt126com http状态码
    完整的 HTTP 1.1规范说明书来自于RFC 2616，你可以在http://www.talentdigger.cn/home/link.php?url=d3d3LnJmYy1lZGl0b3Iub3JnLw%3D%3D在线查阅。HTTP 1.1的状态码被标记为新特性，因为许多浏览器只支持 HTTP 1.0。你应只把状态码发送给支持 HTTP 1.1的客户端，支持协议版本可以通过调用request
  • asihttprequest上传图片 dcj3sjt126com ASIHTTPRequest
    NSURL *url =@"yourURL"; ASIFormDataRequest*currentRequest =[ASIFormDataRequest requestWithURL:url]; [currentRequest setPostFormat:ASIMultipartFormDataPostFormat];[currentRequest se
  • C语言中，关键字static的作用 e200702084 C++cC#
    在C语言中，关键字static有三个明显的作用： 1)在函数体，局部的static变量。生存期为程序的整个生命周期，（它存活多长时间）；作用域却在函数体内（它在什么地方能被访问（空间））。 一个被声明为静态的变量在这一函数被调用过程中维持其值不变。因为它分配在静态存储区，函数调用结束后并不释放单元，但是在其它的作用域的无法访问。当再次调用这个函数时，这个局部的静态变量还存活，而且用在它的访
  • win7/8使用curl geeksun win7
    1.  WIN7/8下要使用curl，需要下载curl-7.20.0-win64-ssl-sspi.zip和Win64OpenSSL_Light-1_0_2d.exe。 下载地址：  http://curl.haxx.se/download.html 请选择不带SSL的版本，否则还需要安装SSL的支持包   2.  可以给Windows增加c
  • Creating a Shared Repository; Users Sharing The Repository hongtoushizi git
    转载自：   http://www.gitguys.com/topics/creating-a-shared-repository-users-sharing-the-repository/ Commands discussed in this section: git init –bare git clone git remote git pull git p
  • Java实现字符串反转的8种或9种方法 Josh_Persistence 异或反转递归反转二分交换反转java字符串反转栈反转
    注：对于第7种使用异或的方式来实现字符串的反转，如果不太看得明白的，可以参照另一篇博客： http://josh-persistence.iteye.com/blog/2205768   /** * */ package com.wsheng.aggregator.algorithm.string; import java.util.Stack; /**
  • 代码实现任意容量倒水问题 home198979 PHP算法倒水
    形象化设计模式实战             HELLO!架构                     redis命令源码解析   倒水问题：有两个杯子，一个A升，一个B升，水有无限多，现要求利用这两杯子装C
  • Druid datasource zhb8015 druid
    推荐大家使用数据库连接池 DruidDataSource. http://code.alibabatech.com/wiki/display/Druid/DruidDataSource DruidDataSource经过阿里巴巴数百个应用一年多生产环境运行验证，稳定可靠。 它最重要的特点是：监控、扩展和性能。 下载和Maven配置看这里： http
  • 两种启动监听器ApplicationListener和ServletContextListener spjich javaspring框架
    引言:有时候需要在项目初始化的时候进行一系列工作，比如初始化一个线程池，初始化配置文件，初始化缓存等等，这时候就需要用到启动监听器，下面分别介绍一下两种常用的项目启动监听器   ServletContextListener  特点: 依赖于sevlet容器，需要配置web.xml 使用方法: public class StartListener implements
  • JavaScript Rounding Methods of the Math object 何不笑 JavaScriptMath
        The next group of methods has to do with rounding decimal values into integers. Three methods — Math.ceil(),  Math.floor(), and  Math.round() — handle rounding in differen
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他