ZYNQ-7000全可编程片上Soc器件基本知识介绍

一、Soc简单介绍

          ZYNQ-7000全可编程片上Soc是Xilinx公司采用的是ARM-Cortex-A9双核处理器，处理器以硬核的形式存在于FPGA中。说到硬核，下面介绍一下硬核和软核的区别：   

• 硬核 ：处理器以硅片的形式存在于FPGA中，不占用本身的可编程逻辑资源，运算速度快，性能优于软核。
• 软核：以网表的形式存在，在需要调用软核时，在vivado等IDE平台上综合实现后利用FPGA可编程逻辑资源实现，软核灵活性大于硬核。

          Soc可以看成是是集成了大量外设和存储资源的CPU，传统CPU则没有外设及存储资源，ZYNQ-7000全可编程片上Soc不仅Soc本身具有大量的外设资源，而且还支持外设定制，可以根据用户需求进行特定外设的开发，这部分外设采用FPGA可编程逻辑资源实现。说简单点就是，ZYNQ-7000是一种传统意义上的FPGA+ARM-Cortex-A9的异构架构芯片，两者可以相互调用，相互配合，取长补短。

          ZYNQ-7000全可编程Soc可以运用到很多领域，比如数据中心，通信基站，安防监控，无人驾驶，AI加速等很多领域。具有广阔的应用空间。

二、AMBA协议规范

           AMBA协议起初是由ARM公司提出来的，全称为Advanced Microcontroller Bus Architecture,即高级微控制器总线架构。

• AMBA V1.0：该版本包括高级系统总线（Advanced System Bus(ASB)）和高级外设总线（Advanced Periphral Bus(APB)）;
• AMBA V2.0：该版本在ASB和APB的基础上提出了高级高性能总线（Advanced High-performance Bus(AHB)）;
• AMBA V3.0：该版本提出了高级可扩展接口（Advanced eXtensible Interface(AXI3)）,高级高性能简化总线（AHB-Lite）,高级跟踪总线（Advanced Trace Bus(ATB)）;
• AMBA V4.0：该版本其实是ARM公司和Xilinx公司合作开发，共同提出的，主要包括AXI4，AXI4-Lite,AXI4-Stream等协议。适用于FPGA和可编程逻辑部分（PL）和片上Soc（PS）部分的通信。

三、AXI4互联协议

           AXI4协议是ARM公司和Xilinx联合开发的新一代适用于全可编程片上Soc的片上互联协议。包括以下几个通道：

• 读地址通道（AR）
• 写地址通道（AW）
• 读数据通道（R）
• 写数据通道（W）
• 写响应通道（B）

            当工作于读数据模式时，整个过程如图1所示，

                                                                                     图1 读数据模式过程

             同时AXI4是基于READY和VALID信号的握手机制，当工作于读数据模式时，此时主设备启用READY信号线，READY信号线拉高，表示主设备已经准备好接收数据，从设备启用VALID信号，VALID信号拉高表示从设备已经准备好发送的数据，当READY和VALID信号线都为高时，读数据正式开始，整个握手过程如图2所示。

                                                                                       图2 读数据模式握手时序图 

          当工作于写数据模式时，整个过程如图3所示，

                                                                                     图3 写数据模式过程

           当工作于写数据模式时，此时从设备启用READY信号线，READY信号线拉高，表示从设备已经准备好接收数据，主设备启用VALID信号，VALID信号拉高表示主设备已经准备好要写的数据，当READY和VALID信号线都为高时，写数据正式开始，整个握手过程如图4所示。

 

                                                                                   图4 写数据模式握手时序图 

四、系统资源

         整个ZYNQ-7000全可编程Soc系统框图可由如图所示，从图5可以看出整个ZYNQ-7000大体由两部分构成，一部分是由ARM Cortex-A9双核处理器及其外设构成的PS部分，另外一部分是由可编程逻辑资源构成的PL部分，PS与PL之间采用AXI4互联协议进行通信。在PS部分，包括USB，UART，CAN，I2C等外设资源，也有SRAM，Cache高速缓存等存储器资源，PS部分还可以通过特定端口在外部挂载DDR存储器，在PS部分，各个外设与ARM Cortex-A9内核通过中央互联单元进行连接通信，PS通过HP端口和GP端口与PL进行数据交换，GP端口一般用于传送控制信号，速度较慢，HP端口一般用于高速数据传输，速度较快。

                                                                              图5 ZYNQ-7000全可编程Soc系统框图