E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
zynq
19、
zynq
核引出外部引脚
自动连接所有管脚后,没法通过makeexternal来引出ps端的引脚,此时可以右击管脚,选择createport来引出。
Belle710
·
2023-10-23 21:37
vivado
硬件工程
FPGA
ZYNQ
VIVADO创建IP核点亮LED灯 方式一
这里写自定义目录标题PL端纯Verilog语言创建IP核实现点亮LED灯工使用设备
ZYNQ
7010,选择设备型号XC7Z010CLG400-1根据以下流程完成本次创建时钟频率50MHZ,周期T=20ns
对不起当时的转身
·
2023-10-23 15:36
fpga开发
ip
ZYNQ
7010
Verilog
芯片手册自用
UG585
ZYNQ
BOOK:
Zynq
7000SoC技术参考手册
Zynq
7000SoCTechnicalReferenceManual•
Zynq
7000SoCTechnicalReferenceManual
NoNoUnknow
·
2023-10-23 14:10
FPGA学习
读书笔记
fpga开发
ucos练习
文章目录简单实验在开始任务中创建优先级不同的多个任务使用信号量进行同步UCOS硬件实现任务管理任务调度
zynq
+ucos简单实验在开始任务中创建优先级不同的多个任务intmain(){UCOSStartup
山音水月
·
2023-10-22 05:37
RTOS
ucos
差分时钟与DDR3
Zynq
上的存储器接口所有
Zynq
-7000AP芯片上的存储器接口单元包括一个动态存储器控制器和几个静态存储器接口模块。动态存储器控制器可以用于DDR3、DDR3L、DDR2和LPDDR2。
NoNoUnknow
·
2023-10-21 21:47
网络
axi时序图_S02_CH12_ AXI_Lite 总线详解
S02_CH12_AXI_Lite总线详解12.1前言
ZYNQ
拥有ARM+FPGA这个神奇的架构,那么ARM和FPGA究竟是如何进行通信的呢?本章通过剖析AXI总线源码,来一探其中的秘密。
我不上层楼了
·
2023-10-21 19:59
axi时序图
MYIR-
ZYNQ
7000系列-zturn教程(16):对axi_lite IP核进行仿真以及axi总线的初步讲解
我这里一共调用了两个自定义的IP都是基于axi_lite的IP核,一个是主机master一个是从机slave,然后将这两个调用的IP例化到一个新创建的fpga工程,最好写一个仿真脚本让这个master主机对这个从机slave进行读写。链接:https://pan.baidu.com/s/1WFCazNaUaXBwKuJtAZNKZQ密码:ex8l主机:从机:将master和slave都例化到fpg
虚无缥缈vs威武
·
2023-10-21 19:57
ZYNQ7000
tcp/ip
fpga开发
网络协议
axi_lite
Zynq
中断与AMP~双核串口环回之PS与PL通信
实现思路:额外配置:通过PL配置计数器,向CPU0和CPU1发送硬中断。1.串口中断CPU0,在中断中设置接收设置好字长的数据,如果这些数据的数值符合约定的命令,则关闭硬中断,并将这部分数据存入AxiLite配置的ram中,完成以后发送软中断中断CPU1。2.CPU1收到软中断后,读取指定的ram数值,校验以后将其写入ram2中,如果这里不做换回可以写入其他的。写完以后发送中断给CPU0。3.CP
NoNoUnknow
·
2023-10-21 19:53
单片机
嵌入式硬件
存储器~
Zynq
book第九章
还有小梅哥和正点原子的一些资料。DRAMSRAMCacheSDRAMSDRAM学习与实现串口传图-CSDN博客DDR3
NoNoUnknow
·
2023-10-21 19:53
FPGA学习
fpga开发
中断:
Zynq
Uart中断的流程和例程~UG585的CH.19
Zynq
里的uartUART控制器是全双工异步接收器和发送器,支持多种可编程波特率和I/O信号格式。该控制器可以适应自动奇偶校验生成和多主机检测模式。UART操作由配置和模式寄存器控制。
NoNoUnknow
·
2023-10-21 19:23
ZYNQ裸机开发
FPGA学习
fpga开发
嵌入式硬件
ZYNQ
之FPGA学习----RAM IP核使用实验
1RAMIP核介绍RAM的英文全称是RandomAccessMemory,即随机存取存储器,它可以随时把数据写入任一指定地址的存储单元,也可以随时从任一指定地址中读出数据,其读写速度由时钟频率决定Xilinx7系列器件具有嵌入式存储器结构,嵌入式存储器结构由一列列BRAM(块RAM)存储器模块组成,通过对这些BRAM存储器模块进行配置,可以实现各种存储器的功能,例如:RAM、移位寄存器、ROM以及
鲁棒最小二乘支持向量机
·
2023-10-21 15:52
笔记
一起学ZYNQ
fpga开发
RAM
IP核
ZYNQ
经验分享
ZYNQ
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板
Zynq
®UltraScale+™RFSoCZCU208评估套件是面向开箱即用评估及前沿应用开发的理想RF测试平台。
深圳信迈科技DSP+ARM+FPGA
·
2023-10-21 06:49
ARM+DSP+FPGA
5G评估板
软件无线电
ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减
文章目录一、
ZYNQ
平台二、ADRV9371三、CPRO33-30.72四、衰减器一、
ZYNQ
平台之后使用
Zynq
UltraScale+MPSoCZCU106,XCZU7EV器件配备四核ARM®Cortex
lwd_up
·
2023-10-20 20:28
Zynq
UltraScale+
MPSoC
zcu106+ad9371
无线通信
信号处理
fpga
AD9371 官方例程
文章目录前言一、HDL方面1.
ZYNQ
核根据ZCU106平台修改(**参考UG1244ZCU106EvaluationBoard**),尤其注意**DDR**的配置(**参考美光MTA4ATF51264HZ
lwd_up
·
2023-10-20 20:51
经验分享
无线通信
信号处理
fpga
【国产虚拟仪器】基于
ZYNQ
的电能质量系统高速数据采集系统设计
随着电网中非线性负荷用户的不断增加,电能质量问题日益严重。高精度数据采集系统能够为电能质量分析提供准确的数据支持,是解决电能质量问题的关键依据。通过对比现有高速采集系统的设计方案,主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及FPGA+DSP搭配AD转换芯片的架构方式[1-5]。ARM有着良好的决策控制特性,在工业控制领域被广泛应用,但其数据处理速度慢,不能满足系统的实
深圳信迈科技DSP+ARM+FPGA
·
2023-10-20 19:17
国产NI虚拟仪器
fpga开发
ZYNQ+AD7606
国产虚拟仪器
ZYNQ
配置IIC接口读取eeprom和iictool使用
一,
ZYNQ
裸机IIC读写EEPROM(AXI_IICIP核模块读写EEPROM)1,vivado驱动和配置2,添加约束set_propertyIOSTANDARDLV
寒听雪落
·
2023-10-19 20:59
fpga开发
【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的
ZYNQ
7010或
ZYNQ
7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:55
fpga开发
图像处理
信号处理
【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的
ZYNQ
7010或
ZYNQ
7020系列FPGA。核心板上布了DDR3SDRAM、E
北京青翼科技
·
2023-10-17 06:24
核心板系列
工控/智能信号处理
国产化
fpga开发
复旦微的FMQL10S400
百分百国产化
紫光国微
Zynq
7000 Soc的中断系统实验(一)
Zynq
7000Soc的中断系统实验(一)
Zynq
7000的中断概述软中断使用Vitis软中断示例代码解读参考文档
Zynq
7000的中断概述
zynq
7000的三类中断类型如下图所示:显而易见,
zynq
这块
IMMUNIZE
·
2023-10-17 05:26
Zynq
单片机
嵌入式硬件
Zynq
Soc
ZYNQ
7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输
本文使用Petalinux搭建相关linux环境,在vivado中搭建了一个简单的PS->AXI-DMA->AXI-FIFO->AXI-DMA->PS的测试环路。使用了国外开源的xilinx_axidma操作库,完成了用户空间上的AXI-DMA传输。使用库相对来说更加方便容易上手,不需要过多的了解linux设备驱动中如何调用DMA进行传输目录0-引言1-准备工作2-建立petalinux工程3-配
AE_小良
·
2023-10-16 15:03
AXI-DMA ip 使用
参考:利用
ZYNQ
SOC快速打开算法验证通路(4)——AXIDMA使用解析及环路测试-没落骑士-博客园实现PS与PL的高速数据传输,需要利用PS的HP接口通过AXI_DMA完成数据搬移。
swang_shan
·
2023-10-16 15:00
dma
fpga开发
dma
ps-pl
Vitis2021.2自定义IP无法编译BUG
platform无法完成build步骤,进而导致无法基于此platform创建applicationproject:ERROR:[Common17-48]Filenotfound:D:/Verilog/
ZYNQ
projects
月见团子tsukimi
·
2023-10-15 22:00
日常运维
bug
经验分享
解决Xilinx Vitis的platform out-of-date
使用Vitis进行
Zynq
的TCP开发通信,建立Platform工程后,需要修改BSP设置,加入Lwip支持才能使用Lwip的函数,但在修改后,平台平台工程提示out-of-date,依然无法添加Lwip
dumpo
·
2023-10-15 22:27
ZYNQ
vitis使用教程
学习记录在学习
ZYNQ
嵌入式开发的过程中,正点原子的教程是采用SDK,而我下载的vivado2020.1已经变成了vitis,所以写一这篇博客,方便后续查阅。
Alex-L
·
2023-10-15 22:27
Xilinx
vitis
中断:PL硬中断,基地址,优先级。
行动步骤:1.编写RTL文件,设置中断的触发条件和频率,将其封装成IP;2.配置BD,为上述IP提供CLK和RST,注意敏感列表;3.在
zynq
processor中配置中断号,分配中断号:PL终端号可选
NoNoUnknow
·
2023-10-15 21:48
FPGA学习
ZYNQ裸机开发
单片机
嵌入式硬件
fpga开发
中断:AMP 软中断的过程和GPIO中断差别
ZYNQ
笔记(5):软中断实现核间通信-咸鱼IC-博客园(cnblogs.com)
ZYNQ
基础----AMP核间软中断_
zynq
核间中断-CSDN博客相较于GPIO中断,省去了对中断触发敏感类型的配置(
NoNoUnknow
·
2023-10-15 21:48
FPGA学习
ZYNQ裸机开发
单片机
嵌入式硬件
Zynq
双核通信和中断小结
实现
Zynq
的AMP,即两个内核的通信,主要包含以下主要内容:1.通信的实现手段,比较好的是通过共享地址来实现通信,比如XAPP1079中就设置了一个:#defineCOMM_VAL(*(volatileunsignedlong
NoNoUnknow
·
2023-10-15 21:18
ZYNQ裸机开发
FPGA学习
fpga开发
FPGA学习笔记记录: FPGA学习笔记记录:初识
ZYNQ
基础知识:传统的嵌入式SoC硬件系统架构:使用ARM作为主控,通过ARM的外设并行RAM类总线外挂FPGA,使用FPGA来做高
LiuJieIDBD
·
2023-10-14 06:50
FPGA
fpga开发
ZYNQ
| AXI DMA数据环路测试
利用AXIDMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建blockdesign①
zynq
ip核的添加与配置②AXIDMAip核的添加与配置③AXI4-StreamDataFIFO
褪色者Ash
·
2023-10-14 02:04
zynq
fpga
S02-CH21 利用AXI DMA进行批量数据环路测试
软件版本:VIVADO2017.4操作系统:WIN1064bit硬件平台:适用米联客
ZYNQ
系列开发板米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!
yundanfengqing_nuc
·
2023-10-14 02:04
AX7100开发板
第十一节,
ZYNQ
的AXI_DMA的使用
ZYNQ
的AXI_DMA的使用1DMA控制器架构原理AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问,其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来
youbin2013
·
2023-10-14 02:33
zynq学习
zynq
axidma
ZYNQ
小实验:1.利用AXI DMA loop 环路测试
前言:一个基本的DMA环路搭建,通过PS端控制DMA对DDR数据的读写和校验,完成环路测试基本流程:PS端ARM将数据发送给DDR。PS控制DMA,使DMA通过数据通道读取DDR中的数据;DMA将读取到的数据传给FIFO。FIFO将数据传输给DMA;PS控制DMA,使DMA通过数据通道将数据写入DDR中。传输校验,对比接收数据与发送数据是否一致。原理介绍:AXI:AXI(AdvancedeXten
风行者199765
·
2023-10-14 02:03
学习规划
嵌入式
AXI DMA使用解析及环路测试
一、AXIDMA介绍本篇博文讲述AXIDMA的一些使用总结,硬件IP子系统搭建与SDKC代码封装参考米联客
ZYNQ
教程。
AE_小良
·
2023-10-14 02:03
ZYNQ
7020内核kernel源码解析
**Xilinx
ZYNQ
7020ARM内核kernel源码解析**还记得2018年的时候,kernel还是4.9.0,到了2022变成了5.15了,三年疫情过去了,我们的技术一直在精进。
landyjzlai
·
2023-10-14 02:38
Zynq
linux
运维
服务器
MS5611的
ZYNQ
驱动试验之一 分析
0,MS5611框图1,原理图项目需要用到MS5611气压计模块,原理图很简单明了,如下:这里PS接GND是SPI接口模式,PS接VDD是I2C接口模式。我在设计原理图时候直接设置成了SPI模式,当然这个SPI不是纯粹意义的SPI接口,后面会有展开说。2,关于MS56111,支持SPI模式和I2C模式其中现在网络上大量存在的代码基本都是I2C接口的。SPI接口占用线多但是有一个好处就是明确的延时。
mcupro
·
2023-10-13 21:45
fpga开发
嵌入式硬件
单片机
在VIVADO下烧写ZC706板载FLASH的操作步骤
2,烧写过程是先在
ZYNQ
里的PS运行程序,之后接收电脑通过JTAG口发来的数据烧写到FLASH里面。这就要求除了要
mcupro
·
2023-10-13 21:15
fpga开发
MS5611的
ZYNQ
驱动试验之二 控制器功能考虑
这里我们考虑一下如何在
ZYNQ
里面实现,也就是规划PS和PL如何分工实现。一般这种有一定简单时序的外设控制器我们可以采用两个方式编写:1,用PL构造时序,做成所谓的加速器。
mcupro
·
2023-10-13 21:15
fpga开发
单片机
嵌入式硬件
MS5611的
ZYNQ
驱动试验之三 控制器代码实现
1,归纳抽象我们上述分析归纳了实际上只需要三类操作1,执行命令操作。包含三个操作RESET转换D1转换D2。2,读出6个16位校准字。3,读出D1D2.其中第一条是阻塞的,也就是要等SDO为高后才能认为执行完毕并返回。上述三个操作我们都分别命名为ISSUE_CMD,RD_U16,RD_U24。2,有限状态机FSM是使用HDL在并行的硬件里面实现类似C语言那样串行执行指令的一种很好方式。我们考虑在C
mcupro
·
2023-10-13 21:09
java
前端
数据库
zynq
开发学习记录:Linux与rt-thread操作系统AMP运行
Linux+RT-Thread1.U-boot、Linux设备树修改memory{device_type="memory";reg=;};/*修改CPU0地址空间范围*/2.Linux内核启动参数,修改设置为SMP,CPU个数为1 bootargs"console=ttyPS0,115200maxcpus=1root=/dev/ramrwearlyprintk"3.编译u-boot、内核4.修改R
Surest
·
2023-10-12 20:10
zynq
Linux
【【萌新的SOC学习之GPIO学习 水】】
萌新的SOC学习之GPIO学习GeneralPurposeI/O通用I/O
zynq
-7000SOCPS分为四大部分APUapplicationProcessorUintMemoryIO外设Interconnect
ZxsLoves
·
2023-10-12 18:12
SOC学习
学习
基于Kintex-7 FPGA的CameraLink视频开发案例|Kintex-7/
ZYNQ
,支持Base与Full模式
前言CameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议,它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线,其中4对用于并行传输相机控制信号,另外2对用于相机和图像采集卡之间的串行通信(本质就是UART的两根线)。CameraLink标准的视频传输模式分为三种:Base模式
Tronlong创龙
·
2023-10-12 12:00
Xilinx
Kintex-7
Xilinx
Zynq-7000
CameraLink视频案例
FPGA
Kintex-7/ZYNQ
创龙科技
zynq
-7000嵌入式linux移植教程,Xilinx
zynq
-7000系列FPGA移植Linux操作系统详细教程
Xilinx
zynq
-7000系列FPGA移植Linux操作系统详细教程一:前言最近手上压了一块米联客的Miz7035,一块xilinx
zynq
-7000系列的开发板,想着正好学习一下linux在ARM9
Stella Ding
·
2023-10-12 03:13
【TES720D】基于复旦微的FMQL20S400全国产化ARM核心模块
该款核心板的主芯片兼容XILINX的
ZYNQ
7010或
ZYNQ
7020系列FPGA。核心板上布了DDR3SDRAM、EMMC、
北京青翼科技
·
2023-10-11 13:40
arm开发
图像处理
zynq
mp 设备树中断号描述在芯片中的对应
查看ug1085-
zynq
-ultrascale-trm.pdf13节interrupt中可以知道以下内容:可以看到实际IPI通道的中断号在芯片中标记的是61~67,PL端到PS端的中端号是group0
kissskill
·
2023-10-11 11:23
fpga开发
linux
zynqmp
中断号
【【萌新的SOC学习之重新起航SOC】】
萌新的SOC学习之重新起航SOC
ZYNQ
PL部分等价于Xilinx7系列FPGAPS端:
Zynq
实际上是一个以处理器为核心的系统,PL部分可以看作是它的一个外设。
ZxsLoves
·
2023-10-10 23:50
SOC学习
学习
一种超轻量级神经网络加速器实现
三验证网络模型:优化设计的YOLOV3FPGA硬件平台:
ZYNQ
7020性能:35FPS(150MHz)资源消耗7KLUT四参考文献[1]T
WEIKW
·
2023-10-10 22:50
神经网络硬件加速
神经网络
深度学习
人工智能
基于
zynq
的千兆网udp项目_AC6102开发板千兆以太网UDP传输实验2
weixin_34071713的博客12-1669AC6102开发板千兆以太网UDP传输实验AC6102开发板千兆以太网UDP传输实验在核心线路AC6102开发板上,设计了具有GMII接口的千兆以太网电路.通过该以太网电路,用户可以将通过FPGA采集或操作获得的数据传输到PC或服务器等其他设备,或接收其他设备传输的数据并进行处理.接触过以太网的用户最应该了解TCP/IP协议.确实,在PC或嵌入式系
weixin_39586825
·
2023-10-09 09:21
基于zynq的千兆网udp项目
PetaLinux @ Ubuntu20.04
PetaLinux支持
Zynq
UltraScale+MPSoC、
Zynq
-7000全可编程SoC,以及Micro
palzhj
·
2023-10-09 03:24
ubuntu
linux
fpga开发
ZYNQ
学习--DDSIP核
DDSCompiler(6.0)参考资料:可搜索VivadoDDSCompiler(6.0)模块使用Vivado的DDSCompiler(6.0)IP核参考手册注:创建工程省略IP核调用在IPCatalog中搜索DDS参数设置界面一、基础设置1、模式选择–(1)相位和波形数据(2)相位数据(3)波形数据2、系统时钟设置3、设置通道数4、模式选择,两种模式的区别在于参数计算的方式不同5、选择在Sys
伊丽莎白鹅
·
2023-10-08 06:53
ZYNQ学习笔记
fpga开发
ZYNQ
学习--AXI4-Stream data FIFO && FIFO的ADDA实验
一、FIFO存储器是一个先入先出的双口缓冲器,即第一个进入其内的数据第一个被移出,其中一个是存储器的输入口,另一个口是存储器的输出口。参考文档:AXI4-STREAMDATAFIFO的学习Vivado官方文档《pg085-axi4stream-infrastructure》--43页AXI4-StreamDATAFIFO《AXI4-Stream协议总结》设置界面两个部分:基础设置和AXIS信号设置
伊丽莎白鹅
·
2023-10-08 06:53
ZYNQ学习笔记
fpga开发
上一页
3
4
5
6
7
8
9
10
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他