verilog程序设计

SPI代码详解FPGA-verilog部分（FPGA+STM32）（一）

声明：本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机，STM32作主机的方式讲解，在STM32控制部分采用的是半双工模式，但其实半双工与全双工区别不大，稍加修改即可本文章属于SPI的升级版，将原本的片选线CS_N再多加一根，变成spi_cs_cmd和spi_cs_data，当spi_cs_cmd拉低的时候表示传送的是命令（命令只由单片机发送），当cs_dat
MinJohnson·2025-06-24 18:02

第十六届蓝桥杯C/C++程序设计研究生组国赛 国二

应该是最后一次参加蓝桥杯比赛了，很遗憾，还是没有拿到国一。大二第一次参加蓝桥杯，印象最深刻的是居然不知道1s是1000ms，花了很多时间在这题，后面节奏都乱了，抗压能力也不行，身体也不适。最后省二。大三第二次参加蓝桥杯，中间也打了其他比赛，数学建模、ccpc这些，抗压能力提升很大，哈哈哈哈，刷的题也很多啦，印象当中，做出来了很多道dp题，很有成就感，最后国二。大四保研，gap了一年。研一第三次参加
岁忧·2025-06-24 16:19

FPGA基础 -- Verilog 锁存器简介

由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一
sz66cm·2025-06-24 11:20

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。
·2025-06-24 11:20

A Survey on Deep Learning Techniques Applied to medical image analysis

作者：禅与计算机程序设计艺术文章目录1.简介2.BackgroundandKeyConceptsIntroductionKeyTerms&Concepts3.CoreTechnicalConceptsandOperationsConvolutionalNeuralNetwork
AI天才研究院·2025-06-24 07:19

云原生技术是下一代 IT 技术发展趋势

作者：禅与计算机程序设计艺术1.背景介绍云原生(CloudNative)技术是最近几年非常热门的话题。它既是一个新的名词，又是一种新的技术体系、理念、模式。
AI天才研究院·2025-06-24 02:21

正反斜杠的区别_正斜杠(" / ")和反斜杠(" \ ")的区别

反斜杠“\”是电脑出现了之后为了表示程序设计里的特殊含义才发明的专用标点。所以除了程序设计领域外，任何地方都不应该使用反斜杠。
凌莫凡·2025-06-24 01:46

.Net Framework 4/C# 数据访问技术(ADO.NET)

(二)SQL语言简介SQL是一种数据库查询和程序设计语言，用于存取数据以及查询，更新和管理关系型数据库系统。在编写SQL语句时，SQL语句各关键字要以空格来分隔。
张鱼小丸子_微辣·2025-06-23 23:03

python实例编程_Python进阶：函数式编程实例（附代码）

先附上维基百科中关于函数式编程的解释：函数式编程，或称函数程序设计，又称泛函编程，是一
weixin_39641334·2025-06-23 22:51

大语言模型应用指南：多模态大语言模型

大语言模型应用指南：多模态大语言模型作者：禅与计算机程序设计艺术/ZenandtheArtofComputerProgramming关键词：多模态大语言模型(MMLM),多媒体数据处理,自然语言理解,图像文本生成
AI天才研究院·2025-06-23 19:07

YashanDB对API访问的支持如何影响开发效率？

引言在现代应用程序设计中，数据库的访问方式直接影响到开发效率和应用性能。尤其在高并发、大数据量的业务场景中，如何有效地进行数据库操作，成为了开发者需要面对的重要问题。
·2025-06-23 14:38

前端面试十之vuex

Vuex是一个专为Vue.js应用程序设计的状态管理模式和库，它集中管理应用的所有组件的状态，并以相应的规则保证状态以一种可预测的方式发生变化。
闲蛋小超人笑嘻嘻·2025-06-23 07:45

Java面试复习：面向对象编程、JVM原理与Java 8新特性

Java面试复习：面向对象编程、JVM原理与Java8新特性1.面向对象编程概念解析：面向对象编程（OOP）是一种程序设计范式，使用对象来封装数据和行为。核心原则包括封装、继承和多态。
Nnbwbyhxy·2025-06-23 03:48

网络程序设计实验-TCP/IP协议栈源代码分析

TCP/IP协议栈源代码分析结论：1.inet_init是如何被调用的？从start_kernel到inet_init调用路径inet_init代码如下：staticint__initinet_init(void){structsk_buff*dummy_skb;structinet_protocol*p;structinet_protosw*q;structlist_head*r;printk(
asdsdasd2·2025-06-23 03:14

【定位问题】基于Chan氏算法的TDOA定位仿真及GDOP计算的MATLAB实现

✅作者简介：热爱科研的Matlab仿真开发者，擅长数据处理、建模仿真、程序设计、完整代码获取、论文复现及科研仿真。
天天Matlab代码科研顾问·2025-06-23 02:10

实现SystemVerilog动态进程的互斥访问

SystemVerilog标准提供了内置的semaphore类来实现互斥访问，看起来是个不错的解决方案。
iccnewer·2025-06-22 22:09

Python自动化程序设计：文件管理助手

这个程序适合新手学习，同时也具备实用价值，你可以根据需要扩展功能。以下是完整的实现：importosimportshutilimportdatetimeimportrefrompathlibimportPathimportlogging#配置日志logging.basicConfig(level=logging.INFO,format='%(asctime)s-%(levelname)s-%(me
广州山泉婚姻·2025-06-22 11:59

C#打字游戏源代码深入解析与实战

源代码深入展示了C#基础语法、WindowsForms应用程序设计、游戏逻辑、多线程编程、文本处理、用户反馈、异常处理、资源管理以及源代码结构和设计模式的应用。
大奇鸭·2025-06-22 11:28

C语言学习笔记三（流程控制句话）

、数学运算等菱形：表示条件判断或分支结构，对应C语言的if/switch语句箭头线：表示控制流方向，连接各个操作步骤平行四边形：表示输入/输出操作，如scanf/printf语句2.顺序结构顺序结构是程序设计中最简单的控制结构
C羊驼·2025-06-22 08:44

Qt信号和槽机制详解

它为事件驱动的程序设计提供了高效而灵活的解决方案，使得不同组件可以在松耦合的前提下协同工作，而无需了解彼此的具体实现。
程序员老舅·2025-06-22 02:02

C#对Sqllite操作

前言数据库的操作也是程序设计中的家常便饭了，关系型数据库中Sqlite3是非常轻量级别的，所以这个数据在小型应用程序的设计中占用很高的比重。
无所谓จุ๊บ·2025-06-22 01:31

FPGA基础 -- Verilog 的值变转储文件（VCD：Value Change Dump）

Verilog的“值变转储文件（VCD：ValueChangeDump）”，这是一项在仿真调试中至关重要的技术，可以帮助你“看见”RTL中每个信号随时间的变化过程。
sz66cm·2025-06-22 01:27

【入门级-基础知识与编程环境：程序设计语言以及程序编译和运行的基本概念】

程序设计语言是用于编写计算机程序的形式化语言，通过特定语法和语义规则，让开发者能够描述计算机需要执行的操作和逻辑。
papership·2025-06-22 01:56

FPGA基础 -- Verilog 的属性（Attributes）

Verilog的属性（Attributes）的系统化培训内容，适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。
sz66cm·2025-06-22 00:24

【入门级-基础知识与编程环境：NOI以及相关活动的历史】

为响应这一号召，中国计算机学会（CCF）于当年自主创建了面向中学生的“全国青少年程序设计竞赛”，当年参加竞赛的有8000多人。中央领导王震同志出席了首届竞赛颁奖大会，并对此项活动给予了充分肯定。
·2025-06-22 00:54

System-Verilog 实现DE2-115 流水灯

文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL)，它用于设计和验证电子系统，特别是在集成电路(IC
qwert_qqq·2025-06-22 00:23

在 DE2-115 开发板上使用 Chisel 编写流水灯程序

在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：
奈一410·2025-06-22 00:52

实验报告：在DE2-115开发板上使用SystemVerilog编写流水灯程序

在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序，并在DE2-115开发板上进行验证。
追寻自己521·2025-06-22 00:52

FPGA基础 -- Verilog 共享任务（task）和函数（function）

Verilog中共享任务（task）和函数（function）的详细专业培训，适合具有一定RTL编程经验的工程师深入掌握。
sz66cm·2025-06-21 17:36

小程序领域设计的医疗页面设计要点

小程序领域设计的医疗页面设计要点：让专业与温度触手可及关键词：医疗小程序设计、用户体验、信息架构、无障碍交互、合规安全摘要：医疗场景的特殊性（用户可能焦虑、信息需精准）与小程序的便捷性（高频使用、轻量化
小程序开发2020·2025-06-21 16:59

云计算、大数据平台的高可用、容灾、可扩展性、消息丢弃等问题

作者：禅与计算机程序设计艺术1.简介2021年是数字化转型的新世纪。互联网、移动互联网、物联网、云计算、大数据、区块链等新技术的蓬勃发展，使得企业在服务能力、用户体验、商业模式等方面面临新的挑战。
AI天才研究院·2025-06-21 15:57

【附源码】springboot 宠物医院微信小程序设计与实现

博主介绍：✌CSDN新星计划导师、Java领域优质创作者、掘金/华为云/阿里云/InfoQ等平台优质作者、专注于Java技术领域和学生毕业项目实战,高校老师/讲师/同行前辈交流✌技术范围：SpringBoot、Vue、SSM、HTML、Jsp、PHP、Nodejs、Python、爬虫、数据可视化、小程序、安卓app、大数据、物联网、机器学习等设计与开发。主要内容：免费功能设计、开题报告、任务书、中
·2025-06-21 13:12

「C/C++」C/C++STL篇 之 forward_list单向链表容器

✨博客主页何曾参静谧的博客（✅关注、点赞、⭐收藏、转发）全部专栏（专栏会有变化，以最新发布为准）「Win」Windows程序设计「IDE」集成开发环境「定制」定制开发集合「C/C++」C/C++程序设计
何曾参静谧·2025-06-21 12:32

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//
sz66cm·2025-06-21 11:27

016、C语言程序设计之基本结构

目录C语言程序的结构1.C语言程序的基本结构2.头文件3.主函数4.函数定义5.变量声明6.语句和表达式7.注释8.实例分析9.论文引例与解释结论C语言程序的结构C语言是一种广泛使用的编程语言，以其简洁高效和灵活性著称。本文将详细介绍C语言程序的基本结构，并通过多个实例来说明每个部分的具体应用。最后，还将引用一些真实的论文来进一步解释C语言的实际应用和研究成果。1.C语言程序的基本结构一个典型的C
yueqingll·2025-06-21 07:05

FPGA verliog语言学习日志

1.什么是verilog语言VerilogHDL（HardwareDescriptionLanguage）是一种用于电子系统设计和建模的硬件描述语言。
藏进云的褶皱·2025-06-21 02:34

FPGA基础 -- Verilog语言要素之标识符

一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。
sz66cm·2025-06-21 02:02

【章节自测】第三章——顺序程序设计

第三章——顺序程序设计学校的老师在上程序设计这门课时，给我们每一章指定了一些学习目标，用于课前的预习和课后的具体检测复盘，因为每一个目标都是具体可测的，而只要所有的目标你都能达成，你的这一章就达到了一个及格的水平
「已注销」·2025-06-20 21:23

移动应用开发专业核心课程以及就业方向

面向对象程序设计（Java/C#等）：培养编程思维与代码
·2025-06-20 20:50

openjudge程序设计与算法C/C++解题大全

openjudge是一个在线编程平台，非常适合初学者学习基础的编程语法，笔者将做过的C/C++语言题目答案汇总在下文，供各位参考。题目链接如下：http://cxsjsxmooc.openjudge.cn/2021t1summer2/001:输出第二个整数#includeintmain(void){inta,b,c;scanf("%d%d%d",&a,&b,&c);printf("%d",b);r
qing huan·2025-06-20 12:51

51单片机舵机控制程序设计详解

本文还有配套的精品资源，点击获取简介：51单片机是一款广泛用于电子项目的经典微控制器，擅长舵机控制。本案例将详细介绍如何编程实现51单片机控制舵机，涵盖PWM信号生成、角度控制、程序结构等关键部分。用户将通过实践加深对51单片机控制原理的理解，并学习如何通过编程来精确控制舵机的角度，从而为各种应用（如无人机、遥控模型）提供支持。1.51单片机概述1.151单片机的历史与应用51单片机是基于Inte
羊迪·2025-06-20 09:35

《FPGA开发-1-verilog基本语法》

FPGA一般由verilog和VHDL语言开发，但由于verilog与C语言语法相像，更容易让初学者快速掌握这门语言，于是在应用宽度方面是verilog更胜一筹，但VHDL最初是用于军方产品的开发语言，
livercy·2025-06-20 09:29

FPGA基础 -- Verilog函数

Verilog函数（function）目标：让具备一般RTL经验的工程师，系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法，为后续SystemVerilog及HLS设计奠定基础
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 概率分布函数

Verilog概率分布函数（PDF,ProbabilityDistributionFunction）。
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 禁止语句

关于Verilog中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解Verilog中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、Verilog中的“禁止语句”概念所谓
·2025-06-20 08:25

FPGA基础 -- Verilog 结构建模之模块实例引用语句

Verilog结构建模中的“模块实例引用语句（ModuleInstantiation）”，包括语法规则、实例化方式、实例参数配置（parameter）、多实例管理、跨文件引用、顶层集成策略等方面，帮助你在实际
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之未连接的端口

Verilog中结构建模时未连接的端口（UnconnectedPorts），包括：什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之端口

Verilog结构建模中端口的由浅入深培训讲解，适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模？
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog行为建模之循环语句

行为级建模（BehavioralModeling）是VerilogHDL中最接近软件编程语言的一种描述方式，适用于功能建模和仿真建模的初期阶段。
sz66cm·2025-06-19 19:55

FPGA基础 -- Verilog 数据流建模

一、数据流建模概念简介（初级）1.什么是数据流建模？数据流建模是一种使用并行赋值语句（assign）来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系，而不明确指定信号何时更新（不使用时钟）。特点：面向组合逻辑，不依赖时钟；高度抽象，更关注表达式而非行为顺序；使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
·2025-06-19 19:25
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他