Synopsys 第2页

【Synopsys工具使用】1.VCS使用与Makefile脚本调用

文章目录一、文件导入二、VCS仿真（使用可视化界面）三、VCS仿真（使用Maefile文件）3.1Makefile文件编写3.2仿真文件编写规范3.3Makefile文件使用一、文件导入新建一个文件夹新建一个文件夹(图中IC_work) 创建一个目录，用来存放文件（图中test）将要操作的文件复制到文件夹下：此时打开终端，输入命令ls可以查看文件是否存在。二、VCS仿真（使用可视化界

PPRAM·2023-11-19 18:01

【Synopsys Bug记录】DC综合报错（显示warning：Unable to resolve reference）

文章目录一、问题描述二、问题所在三、问题解决总结4.1Warning的产生4.2代码风格4.3网表正确性一、问题描述在综合一个SOC时，发现综合后的门级网表文件缺少了apb系统下的子模块的网表。该SOC已经成功在FPGA上运行了，按理说在设计上是没有问题的。在反复查看综合报告与RTL设计源码后，终于解决了Bug。二、问题所在查看综合报告，发现以下警告和报错：首先分析Warning，这个

PPRAM·2023-11-19 18:01

数字后端零基础学习记录01-SMIC0.18um工艺库文件解析

目录前言1.calibre2.digital2.1apollo2.1.1clf2.1.2smic182.1.3tf2.2doc2.3lef2.4primetime2.5symbols2.6synopsys2.6VerilogVHDL

糊涂小桃子·2023-11-15 20:59

PLI, DPI, DirectC,TLI - 2

1.DPI的来源DPI标准源自两个专有接口，一个来自Synopsys公司的VCSDirectC接口，另一个是来自Co-Design公司（已被Synopsys公司收购）的SystemSimCblend接口

weixin_30485379·2023-11-11 09:33

uboot - 驱动开发 - dw watchdog

说明公司SOC使用的watchdog模块是新思（Synopsys）的IP。

leon.liao·2023-11-11 08:09

Synopsys新思科技2023“向新力”秋季校园招聘内推

Synopsys新思科技2023校园招聘开始啦！另外也接收社招内推内推可发送简历至邮箱zhengs@synopsys.com，注明岗位+地点。内推免去筛选，简历直达hiringmanager！

惊鸿cloud·2023-11-10 23:22

IC后端文件类型

用于在synopsys工具的后端设计，即使用在ICC2/ICC。包含Gate-levelnetlist、constraint.sdc和scan_def.def文件。

白矾·2023-11-10 07:23

DC入门（二）综合脚本

文章目录1.综合脚本1.综合脚本输入代码、约束、工艺库，DC输出网表一些主干命令.synopsys_dc.setup是DC自带的设置脚本名称上图红色的变量是DC内部的创建工程目录，一般约束、代码、库分3

Arist9612·2023-11-10 06:53

后端设计文件类型

用于在synopsys工具的后端设计，即使用在ICC2/ICC。包含Gate-levelnetlist、constraint.sdc和scan_def.def文件。

每天一个小脚印·2023-11-10 06:48

Lib文件和netlist的关系，DDC文件和netlist的区别

Lib文件是进行IC设计的基础，设计师通常会使用不同的EDA工具（如Cadence、Synopsys等）来创

bendandawugui·2023-11-10 06:40

SDC文件详解

SDC是Synopsys设计约束“SynopsysDesignConstraint”的缩写，是一种常用的约束设计的格式。SDC对电路的时序、功耗、面积等进行约束，从而使芯片满足设计要求的规范。

后端芯机会·2023-11-08 22:29

synopsys-SDC第六章——生成时钟

synopsys-SDC第六章——生成时钟时钟派生方式create_generated_clockedgedividemultiplyedge_shift多同源时钟使能组合路径其他注意事项之前准备了一段时间的秋招

王_嘻嘻·2023-11-07 09:23

idea反编译jar包

decompiler通过【Settings】——>【Plugins】搜索此插件下载下载完成之后在你idea的安装目录找到此插件并进入目录在jar包同目录下创建一个目录用来存放你需要反编译之后的文件；列如我这里需要反编译synopsys-detect

老人家敲代码·2023-11-06 01:17

Tcl语言：常用的SDC约束命令

spm=1001.2014.3001.5482Tcl（ToolCommandLanguage）是一种用于编写脚本的编程语言，广泛用于电子设计自动化（EDA）工具中，如Cadence的Virtuoso、Synopsys

日晨难再·2023-11-05 21:45

【芯片设计- RTL 数字逻辑设计入门 2 - vcs 及 verdi 使用介绍】

1.2.2verdi波形查看上篇文章：芯片设计-RTL数字逻辑设计入门1-Linux环境下VCS与Verdi联合仿真1.1VCS编译环境VCS全称是VerilogCompilerSimulator，是Synopsys

CodingCos·2023-11-04 20:23

从零开始VCS+Verdi 安装过程-CentOS7

上次出现问题解决了从Ubuntu中拷贝出来的Synopsys.dat没修改主机名。另外拷贝的环境变量中的主机名也没修改。在文章中更改后，就能启动图形化界面和仿真啦ヾ(≧▽≦*)o

Ztrans·2023-11-04 20:50

3BHE022291R0101 PCD230A 专注于制造卓越人工智能

在出售给Synopsys之后，Bisetlliegnce成立了两个部门。一个专注于制造人工智能服务，另一个专注于推广采用该公司屡获殊荣的人工智能GrandViewAP

ZZFY15959496601·2023-11-04 08:55

芯动力——硬件加速设计方法学习笔记（第一章）概述

2、请写出数字芯片、模拟芯片的设计流程3、请总结数字芯片与模拟芯片设计有何异同4、‎Synopsys、Cadence两家的仿真验证工具、逻辑综合工具、形式验证工具、布局布线工具分别是什么？

_lalla·2023-10-31 09:38

synopsys-SDC第四章——Tcl扩展SDC

synopsys-SDC第四章——Tcl扩展SDC前言一、时序约束二、Tcl基础知识1.Tcl变量2.列表3.Tcl表达式和运算符三、Tcl常用约束前言Synopsys公司设计约束演化成行业标准，又名SynopsysDesignConstraints

王_嘻嘻·2023-10-28 16:49

FPGA时序分析与约束（7）——通过Tcl扩展SDC

一、概述术语“Synopsys公司设计约束”（又名SDC，SynopsysDesignConstraints）用于描述对时序、功率和面积的设计要求，是EDA工具中用于综合、STA和布局布线最常用的格式。

apple_ttt·2023-10-28 15:34

Tcl基础知识

静态时序分析中多用的SynopsysTcl语言，主要服务于IC设计，其他的FPGA厂商比如Xilinx的.ucf文件.xdc文件也都是Tcl语言编写，这与Synopsys半导体公司的Tcl语言基本相同。

apple_ttt·2023-10-24 02:10

Synopsys DW_apb_i2c的IIC协议解读

I2C总线是一个双线串行接口，由串行数据线（SDA）和串行时钟（SCL）组成。这些线在连接到总线的设备之间传输信息。每个设备都由一个唯一的地址识别，根据设备的功能，可以作为“发射机”或“接收机”运行。在执行数据传输时，设备也可以被视为主设备或从设备。主设备是一种在总线上启动数据传输并生成时钟信号以允许该传输的设备。在那个时候，任何被寻址的设备都被认为是从设备。DW_apb_i2c模块可以在标准模式

Timpanpan·2023-10-23 13:23

Synopsys DW_apb_i2c_databook 笔记

第二章功能描述2.1概述每个设备有唯一地址，具备收发功能；超快模式设备不向下兼容，不应纳入传统的I2C速度(高速，快速/快速Plus，标准模式速度)，因为超快模式遵循更高的传输速率(高达5Mb/s)，只有写传输，没有从机的确认。2.2术语2.2.1总线术语发送器Transmitter、接收器Reveiver、主机Master、从机Slave;多主机Multi-master:多个主机同时在总线上共存

槐三·2023-10-23 13:52

集成电路总线（Inter-Integrated Circuit, I2C）

多主多从传输SCL同步与SDA仲裁《I2C-busspecificationandusermanualUM10204—4April2014》《DesignWareDW_apb_i2cDatabook-Synopsys

Starry丶·2023-10-23 13:21

形式验证——学习笔记

常用工具：Synopsys:FormalityCandence:LEC形式验证在设计流程中的位置：1、在综合后：保证综合过程没有出错，逻辑正确2、后端布局布线后：使用综合网表和和布局布线后网表进行比较（

Zokion·2023-10-20 08:34

了解PCI Express的Posted传输与Non-Posted传输

0.写在前面本文首发于公众号【两猿社】，后续将在公众号内持续更新~其实算下来接触PCIe很久了，但是由于之前换工作，一直没有系统的学习和练手项目，现在新项目买了Synopsys的PCIeIP，总算是有机会和时间来整理学习了

两猿圈·2023-10-19 10:09

Design Compiler指南——概述和基本流程

综合是前端模块设计中的重要步骤之一，综合的过程是将行为描述的电路、RTL级的电路转换到门级的过程；DesignCompiler是Synopsys公司用于做电路综合的核心工具，它可以方便地将HDL语言描述的电路转换到基于工艺库的门级网表

沧海一升·2023-10-18 18:48

Design Compiler （一）——前言

参考的书籍有很多，大概如下：虞希清老师的《专用集成电路设计实用教程》西电出版社的《数字IC系统设计》好像还有《SoC设计方法与实现》《数字集成电路设计与技术》当然，还有synopsys公司的DesignCompil

简单同学·2023-10-18 18:16

数字电路设计得力助手——《Design Compiler User Guide》

Synopsys公司的DesignCompiler®就是这样一款备受推崇的设计编译器软件，而其详尽的用户指南——《DesignCompiler®UserGuide》则是数字电路设计领域的一本宝典。

移知·2023-10-18 18:08

20230823：ICC2如何产生NDM格式的TECH_LIB

2015年之后，Synopsys和Cadenc

IMMUNIZE·2023-10-17 05:26

Linux内核watchdog

一、驱动文件RK3399watchdog用的是新思（Synopsys）的IP，在watchdog驱动程序加载时，会注册misc设备，节点为/dev/watchdog。

小田BSP·2023-10-12 05:43

APR

APR（floorplan，place，CTS，route）真正详细完整的介绍应该是Synopsys和Cadence的教程和userguide就捡一些教程里面没有的东西吧（1）文件的准备和网表的检验Q1.1

飞奔的大虎·2023-10-11 13:28

7纳米duv和euv_要超车台积电，三星采用 EUV 技术 7 纳米制程完成验证

如今，三星终于公布了他的7纳米LPP制程已经完成了新斯科技(Synopsys)的物理认证，意味着7纳米EUV

僵尸吃了诺牛·2023-10-07 21:06

7纳米duv和euv_要超车台积电三星宣布采用EUV技术7纳米制程完成验证

如今，三星终于公布了7纳米LPP制程已完成新思科技(Synopsys)物理认证，意味着7纳米EUV制程将可全球量产了。图片來源：shutterst

廷哥带你小路超车·2023-10-07 21:06

台积电、英特尔携手推出全球首款小芯片互联 | 百能云芯

此芯片汇聚两大晶圆代工厂尖端技术，分别将使用Intel3，以及TSMCN3E的Synopsys（新思科技）UCIeIP的两个小芯片，透过英特尔EMIB先进封装进行连接。

百能云芯·2023-09-22 18:00

USB总线-Linux内核USB3.0控制器初始化代码分析（三）

rockchip官方提供的驱动中初始化，位于drivers/usb/dwc3/dwc3-rockchip.c文件中，主要初始化和CPU紧密相关的内容，如时钟、复位、电源、extcon（用于USB模式切换），另一个在synopsys

业余程序员plus·2023-09-20 16:38

Synopsys设计约束

1.设计约束上一节描述了设计环境的约束：https://mp.weixin.qq.com/s?__biz=Mzg4OTIwNzE4Mg==&mid=2247483754&idx=1&sn=cf8dc9f5649ecdf7a769d576a1339be5&chksm=cfee218bf899a89d6c7442adbf16c7d7093517d4dc7c0ff7913119ea3b7aca82741

我喜欢唱跳rap打篮球·2023-09-13 18:49

【IC设计】Synopsys的Milkyway数据库、设计库、依赖库

MilkywaydatabaseforSynopsysGalaxyDesignPlatformSynopsysGalaxyDesignPlatform（Synopsys银河设计平台）包括的系列工具有：DC

农民真快落·2023-09-07 08:26

sdc:基本的时序路径约束

、路径1（输入到寄存器D端）的约束3、路径3（寄存器到输出端口）的约束4、路径4（输入到输出）的约束**（1）路径4：输入到输出****（2）纯组合逻辑，内部没有时钟**2、实战设计（约束）规格书：.synopsys_dc.setup

d_b_·2023-08-29 16:00

synopsys dw_axi_dmac 使用集成经验

#总体简介AHB/APB用于寄存器配置和访问，2个AXIMasterport用于实现数据src和dst的搬运，带perh请求握手接口，独立的debuginterface，中断接口#主要特性▲共32个channel，每个通道都对应一对src和dst▲每个channel都是单向的▲2个AXIMaster支持多层级连接访问▲mem2mem,mem2perh,perh2mem,perh2perh▲端模式可

轻量IP核·2023-08-29 16:30

IC技术中的工具

1、集成电路设计中主要的EDA工具：https://blog.csdn.net/qq_41019681/article/details/1121338672、synopsys中工具介绍，VCS,DC,PT

王大力在路上·2023-08-25 16:42

SystemVerilog系列实验1

SYNOPSYS—SystemVerilog入门实验1文章目录SYNOPSYS---SystemVerilog入门实验1前言一、验证平台（环境）的透明度二、测试平台（环境）结构1.通用验证结构2.针对该实验的验证结构三

进击的砰砰砰·2023-08-20 13:26

EDA:spyglass 简介

Spyglass是由Synopsys公司开发一款EDA工具，常用于数字电路设计。它是一个全面的设计分析和优化工具，用于帮助设计工程师在芯片设计过程中快速发现和解决问题。

IC小鸽·2023-08-17 23:43

Synopsys EDA数字设计与仿真

参考如下文章安装SynopsysEDA开发工具https://blog.csdn.net/tugouxp/article/details/132255002?csdn_share_tail=%7B%22type%22%3A%22blog%22%2C%22rType%22%3A%22article%22%2C%22rId%22%3A%22132255002%22%2C%22source%22%3A%

papaofdoudou·2023-08-15 01:19

工程软件（CAD、CAM、CAE、AEC和EDA）行业调研报告 - 市场现状分析与发展前景预测（2021-2027年）

市场的企业竞争态势该报告涉及的主要国际市场参与者有Autodesk、BentleySystems、DassaultSystemes、Nemetschek、HCLTechnologies、SiemensPLMSoftware、SAP、Synopsys

贝哲斯研究中心·2023-08-10 18:43

CDC跨时钟域处理

synopsys的VCSpyglass可以用来检查cdc和rdc问题，即跨时钟域，和跨异步域问题。

Sunny Shining·2023-08-05 03:15

【数字IC设计】VCS仿真DesignWare IP

Synopsys在DesignWare中还融合了更复杂的商业IP（无需额外付费）目前

FPGA硅农·2023-07-31 08:08

华纳云：Linux中如何修改~/.bashrc或/etc/profile设置环境变量

export SynopsysList=/home/lmh/Synopsysexport VERDI_HOME=$Synopsys

华纳云IDC服务商·2023-07-17 04:31

信息安全-应用安全-软件成分安全分析（SCA）能力的建设与演进

目前，市面上比较出色的商业产品包括Synopsys的Blackduck、Snyk的SCA、HP的FortifySCA等，开源产品包括国内悬镜的OpenSCA。但是，通过对这些产品调研和分析后我们发

码者人生·2023-07-15 00:21

推荐频道

Synopsys