FPGA之道

中频收发卡-采集回放

它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率，基于XilinxKU060FPGA系列。
FPGA_ADDA·2025-06-21 13:42

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//8位的八进制（12=10）8'hA//8位的十六进制（A=10）2.语法结构说明[位宽]'[进制][数值]位宽：指明宽度，如8'd10是8位进制：b：二进制（binary）o：八进制（octal）d
sz66cm·2025-06-21 11:27

第三届全国先进技术成果转化大会成功举办 中科亿海微携品亮相

为深入贯彻落实党的二十届三中全会精神，积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略，5月16日至18日，中科亿海微携国产FPGA、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品
ehiway·2025-06-21 11:25

中科亿海微SoM模组——AI图像推理解决方案

本文介绍的中科亿海微基于FPGA+SoC架构的通用AI图像推理模组，主要
·2025-06-21 11:55

中科亿海微SoM模组——波控处理软硬一体解决方案

图波控处理板实物图波控处理板硬件由波控处理FPGA模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。FPGA模块单元，选用中科亿海
ehiway·2025-06-21 11:24

中科亿海微SoM模组——中频信号采集存储卡

数字中频信号采集存储是指利用ADC、FPGA实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。
ehiway·2025-06-21 11:54

中科亿海微SoM模组——FPGA+ARM核心板

FPGA+ARM核心板是基于中科亿海微的EQ6HL45型FPGA芯片开发的高性能核心板，具有处理器丰富、接口丰富、高速大带宽等特点，适合异构平台算法、控制等方面使用。
ehiway·2025-06-21 11:24

超高速10G采集卡

特性:单通道和双通道操作单通道10GSPS或双通道5GSPS7GByte/s持续数据传输速率开放式FPGA支持实时DSP脉冲检测固件选项波形平均固件选项特征单通道和双通道工作模式双通道5GSPS，单通道
FPGA_ADDA·2025-06-21 07:30

FPGA中所有tile介绍

FPGA中包含的tile类型，以xinlinx7k为例，可以通过f4pga项目中的原语文件夹查看，主要包含以下这些：以下是您提到的Xilinx7系列FPGA中各种模块的含义及用途：1.BRAM(BlockRAM
aspiretop·2025-06-21 06:26

XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC

XCVP1902-2MSEVSVA6865VersalPremiumSoC/ASIC单片FPGA，可提供大容量FPGA逻辑仿真和原型设计目标。
XINVRY-FPGA·2025-06-21 06:24

Xilinx XC7A12T‑1CPG238I Artix‑7 FPGA

XC7A12T‑1CPG238I以其独特的性能与封装组合，成为诸多工程师的首选方案。下面，我们从多个维度对这款芯片做深入剖析。一、产品定位与封装特点XC7A12T‑1CPG238I属于赛灵思（Xilinx）28 nmArtix‑7系列中的入门级型号，其核心目标市场包括：小型嵌入式控制器接口桥接与协议转换设备教育与开发板平台低速数据处理 / 采集系统其CPG238封装（Chip‑ScaleBGA，0
·2025-06-21 06:23

FPGA verliog语言学习日志

它广泛应用于数字电路的设计和验证，特别是在FPGA（现场可编程门阵列）和ASIC（应用特定集成电路）的开发中。
藏进云的褶皱·2025-06-21 02:34

FPGA基础 -- Verilog语言要素之标识符

一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样，Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则（IEEEStd1364/1800）1.普通标识符（不带转义字符）必须以字母（az,AZ）或下划线_开头后续字符可以是
sz66cm·2025-06-21 02:02

用Zynq实现脉冲多普勒雷达信号处理：架构、算法与实现详解

本文将深入探讨如何利用XilinxZynqSoC（FPGA+ARM）平台高效实现PD雷达的信号处理链，涵盖理论基础、系统架构设计、关键算法实现及优化策略。一、脉冲多普勒雷达基础原
神经网络15044·2025-06-20 21:53

ZYNQ学习记录FPGA(五)高频信号中的亚稳态问题

一、亚稳态概述：1.1触发器在讲解亚稳态前，先介绍一下亚稳态的源头——触发器。1.1.1基本概念在数字电路里，触发器（Flip-Flop）是一种存储元件，常用于同步电路中存储二进制数据。它是由逻辑门（如与门、或门、非门）构成的时序电路，能够根据时钟信号的变化来存储和改变其输出状态。触发器分为D触发器（DataFlip-Flop）、T触发器（ToggleFlip-Flop）、JK触发器和SR触发器（
DQI-king·2025-06-20 17:29

[AXI] AXI Data Width Converter

它通过内部打包、解包和缓冲机制，确保跨宽度传输的数据完整性和协议合规性，广泛应用于FPGA和SoC系统设
S＆Z3463·2025-06-20 17:27

总结FPGA一些知识点

阻塞赋值与非阻塞赋值4.同步复位，异步复位，同步复位异步释放同步复位：异步复位：异步复位同步释放：5.FIFO6.建立时间与保持时间7.时钟抖动与时钟偏移8.锁存器与触发器9.Moore与Meeley状态机10.FPGA
·2025-06-20 16:55

从达标到卓越 —— API 设计之道

因此这次我想来谈个大课题——API设计之道。******新技术层出不穷，长江后浪推前浪。在浪潮褪去后，能留下来的，是一些经典的设计思想。在前端界，
阿里云云栖号·2025-06-20 09:36

《FPGA开发-1-verilog基本语法》

FPGA一般由verilog和VHDL语言开发，但由于verilog与C语言语法相像，更容易让初学者快速掌握这门语言，于是在应用宽度方面是verilog更胜一筹，但VHDL最初是用于军方产品的开发语言，
livercy·2025-06-20 09:29

FPGA基础 -- Verilog函数

Verilog函数（function）目标：让具备一般RTL经验的工程师，系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法，为后续SystemVerilog及HLS设计奠定基础。1为什么要用函数？设计痛点函数带来的价值重复逻辑：CRC、Parity、优先编码等往往在多个模块出现将共用运算封装为函数，避免复制粘贴，减少Bug概率可读性差：长表达式嵌套写在连线或always
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 概率分布函数

Verilog概率分布函数（PDF,ProbabilityDistributionFunction）。一、引言：Verilog语言中的概率建模场景虽然VerilogHDL本身是一种确定性的硬件描述语言，但在仿真验证环境中（尤其是testbench设计中），我们经常需要引入随机性：模拟信号的随机抖动随机输入测试样本（Fuzz测试、随机码流）建立蒙特卡洛模拟（MonteCarlo）功能覆盖率分析中生成
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 禁止语句

关于Verilog中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解Verilog中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、Verilog中的“禁止语句”概念所谓“禁止语句”（或说非综合语句），是指不能被综合工具（如Vivado、Quartus、Synplify）综合到门级电路中，仅用于仿真或调试目的的语法结构。使用这些语句不会被转换为实际的逻辑门或触发器
·2025-06-20 08:25

FPGA基础 -- Verilog 结构建模之模块实例引用语句

Verilog结构建模中的“模块实例引用语句（ModuleInstantiation）”，包括语法规则、实例化方式、实例参数配置（parameter）、多实例管理、跨文件引用、顶层集成策略等方面，帮助你在实际FPGA
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之未连接的端口

Verilog中结构建模时未连接的端口（UnconnectedPorts），包括：什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口”？当你例化一个模块时，如果某个端口并不需要使用（例如该模块的调试接口、保留接口、未启用通道），你可以选择不连接这个端口。✅二、未连接端口的写法1.命名连接.port()空写法（推荐）my_mo
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之端口

Verilog结构建模中端口的由浅入深培训讲解，适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模？Verilog的三种建模方式包括：行为建模（BehavioralModeling）数据流建模（DataflowModeling）结构建模（StructuralModeling）其中：✅结构建模：更接近电路原理图的写法，将电路划分为多个子模块，
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog行为建模之循环语句

行为级建模（BehavioralModeling）是VerilogHDL中最接近软件编程语言的一种描述方式，适用于功能建模和仿真建模的初期阶段。在行为级中，循环语句（loopstatements）是常见且重要的控制结构，用于重复执行一段操作。我们从浅到深系统讲解Verilog中的行为级建模循环语句，分为以下几个层次：一、基础循环语句类型总览Verilog提供了以下几种循环语句：语句类型说明repe
sz66cm·2025-06-19 19:55

FPGA基础 -- Verilog 数据流建模

一、数据流建模概念简介（初级）1.什么是数据流建模？数据流建模是一种使用并行赋值语句（assign）来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系，而不明确指定信号何时更新（不使用时钟）。特点：面向组合逻辑，不依赖时钟；高度抽象，更关注表达式而非行为顺序；使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
·2025-06-19 19:25

FPGA基础 -- Verilog 数据流建模之幅值比较器

一、什么是幅值比较器（MagnitudeComparator）？幅值比较器用于比较两个数的大小关系，输出三种可能的状态：A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog行为级建模之initial语句

Verilog中的initial语句块，这是行为级建模与testbench构建中非常关键的结构之一。一、什么是initial语句块？✅定义：initial是Verilog中用于在仿真开始时只执行一次的过程性语句块。它在时间0（仿真启动）执行，并按照代码顺序执行，适用于仿真环境中的激励产生、初始化赋值、时序控制等任务。二、基本语法与用法initialbegina=0;b=1;#10a=1;//10n
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 行为级建模之过程性结构

Verilog中的“过程性结构（ProceduralConstructs）”**，这是行为级建模的核心内容之一。一、什么是过程性结构（ProceduralConstructs）过程性结构是Verilog中用来描述“按顺序执行”的语句块，通常出现在always或initial块中。与数据流建模（assign）的并行逻辑不同，过程性结构是一种顺序执行的行为描述方式，更贴近软件语言中的过程控制逻辑。二、
sz66cm·2025-06-19 19:49

系统思考：恶性循环

学员提到，真正的解决之道，或许是要培养一些能够有效缓解其他环节压力的健康方式。比如运
陈思杰系统思考Jason·2025-06-19 16:01

电商系统如何成为市场佼佼者：吸引客户的制胜之道

以极致体验筑牢客户留存根基用户体验堪称电商系统吸引客户的“生命线”。简洁且直观的界面设计，就像为用户打开了一扇清晰明亮的大门，能让用户在进入系统的第一时间，迅速定位到所需功能，极大地减少操作过程中的迷茫与繁琐。无论是精准高效的商品搜索功能、条理清晰的分类导航，还是流畅便捷的购物车与结算流程，都需秉持人性化设计原则，让用户的购物操作如行云流水般自然顺畅。同时，系统的加载速度直接影响用户的耐心与去留。
subuq·2025-06-19 15:23

《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- 实战基于CSI2 Rx 构建高性能摄像头输入系统

CSI2RxFPGA开发实战：构建高性能摄像头输入系统引言：FPGA在视觉处理中的独特优势FPGA凭借其并行处理能力和硬件级可定制性，已成为实时图像处理的理想平台。
GateWorld·2025-06-19 12:30

FPGA基础 -- Verilog语言要素之数组

Verilog是一种用于硬件建模的硬件描述语言（HDL），其数组机制不同于软件语言，须考虑硬件资源映射、综合约束、位宽优化等硬件特性。以下是对Verilog中数据类型的数组使用的全面讲解，分为一维数组、二维数组、memory数组、reg与wire中数组的差异、packed与unpacked数组（SystemVerilog）等方面，并指出综合注意事项与最佳实践。一、Verilog数组的分类1.一维数
sz66cm·2025-06-18 13:55

React Native跨平台应用开发：iOS和Android的统一之道

引言随着移动设备的普及，对移动应用的需求不断增长。ReactNative提供了一种高效的开发方式，允许开发者编写一次代码，同时在iOS和Android平台上运行，节省了开发时间和成本。ReactNative的基本概念什么是ReactNative？ReactNative是一个基于React的开源框架，用于构建原生移动应用。ReactNative的核心特性原生组件：ReactNative使用iOS和A
瞎了眼的枸杞·2025-06-18 12:43

AI时代的弯道超车之第二十二章：Ai时代发展对底层人的打击以及应对策略

内容亮点：AI基础+核心技术讲解职场赋能+创业路径揭秘打破信息差+预测行业未来第二十二章：AI时代对底层人群的冲击与应对之道大家好，今天是第二十二章。
·2025-06-18 11:04

四通道高速数据采集卡（16bits、PCI Express3.0 x8、250MSps、4GB DDR4）

推荐给大家一款南科复华自主研发N-Linx高性能高速数据采集卡，FPGA芯片是基于XILINX公司的KintexUltrascale系列的XCKU060-2FFVA1156I。
·2025-06-18 10:59

创业之道感思

创业之道感思老井有水常含情，故人无言缺失缘。近乡方懂异地客，远行才知在家暖。始心专一起步慢，终志年轮正常算。途径曲直亦悟道，亲历五味己过关。
一叶迎秋·2025-06-17 21:10

打通供应链“数据动脉”：制造业链主必须跨越的六大鸿沟|盟接之桥EDI的几点建议

以下我们总结出六大核心难点，并尝试探讨可能的破局之道。一、供应商管理水平参差不齐，配合度难以统一供应链上的供应商来自不同行业背景和区域，管理能力、数字化意识差异巨大。有些企业甚至仍停留在手工
·2025-06-17 10:53

智能开发工具的产品体验与效率提升之道

  在当今软件开发领域，高效协作与高质量的代码生产是每个开发团队追求的目标。近期，我有幸体验了驭码CodeRider2.0产品，一款致力于解决开发协作流程中各类痛点的智能开发工具。在此，我想分享一下使用该产品的体验感受。  **一、复杂的开发协作流程得到简化**  驭码CodeRider2.0采用智能化的项目管理机制，有效地简化了原本复杂的开发协作流程。无论是需求管理、任务分配还是代码提交与评审，
爱编程的Loren·2025-06-17 08:34

《华为数据之道》-第8章 打造“清洁数据”的质量综合管理能力

《华为数据之道》系列丛书  第1章数据驱动的企业数字化转型  第2章建立企业级数据综合治理体系  第3章差异化的企业数据分类管理框架  第4章面向“业务交易”的信息架构建设  第5章面向“联接共享”的数据底座建设
九层之台起于累土·2025-06-17 08:03

JavaScript中的迭代器模式：优雅遍历数据的“设计之道”

JavaScript中的迭代器模式：优雅遍历数据的“设计之道”一、什么是迭代器模式？
coding随想·2025-06-17 07:00

FPGA基础 -- Verilog语言要素之编译器指令

Verilog编译器指令说明与实用技巧分享一、编译器指令简介Verilog编译器指令是以反引号（`）开头的语句，不综合进逻辑电路，但在代码预处理阶段由仿真器或综合工具解析。常用于：宏定义与条件编译时间单位控制文件引用与平台适配调试控制与信号声明规范二、常用指令与语法示例1.\define`–定义宏常量或宏函数语法：`define宏名值`define宏函数(a,b)表达式示例：`defineDATA
sz66cm·2025-06-17 07:28

探究炒股高手盈利之道：把握时机、精准选股与风险控制缺一不可

Python股票接口实现查询账户，提交订单，自动交易（1）Python股票程序交易接口查账，提交订单，自动交易（2）股票量化，Python炒股，CSDN交流社区>>>把握时机是盈利的关键因素宏观经济形势的洞察宏观经济形势对股市有着深远的影响。当经济处于扩张期，企业盈利增加，股市往往呈现上涨趋势；而在经济衰退时，股市则可能下跌。炒股高手会密切关注国家的经济政策、GDP增长、通货膨胀率等宏观指标。当政
股票程序化交易接口·2025-06-17 00:40

湖北理元理律师事务所企业债务优化路径：司法重整中的再生之道

一、企业债务危机的核心矛盾：生存与清偿的博弈通过分析湖北理元理律师事务所经办的17件企业债务案件，发现共性难题：债权人要求立即清偿→企业需持续经营造血→司法程序存在时间差解决方案：构建“三重防火墙”机制经营保障：依据《破产法》第75条主张继续履行关键合同债务冻结：通过预重整程序获得最长9个月的履行宽限期造血能力修复：保留20%流动资金用于核心业务二、餐饮企业重生实战模型以某连锁餐饮企业为例（负债2
理***所·2025-06-16 18:00

【国产NI】ARM+FPGA+AI风电振动监测系统监测：确保风力发电系统稳定运行！

随着全球能源转型的加速推进，风电行业作为清洁能源的主力军之一，正迎来高速发展期。然而复杂多变的自然环境，其核心部件（如齿轮箱、发电机、主轴、轴承等）易因机械磨损，因此故障监测显得尤为重要。振动信号监测：风电机组健康管理的"听诊器"风电机组由多个部件组成，部件的运行状态会受到诸如风速、负荷、温度等因素的影响部件寿命。传统故障检测方法依赖于定期的人工检查，这些方法无法做到实时监测和全面评估，存在滞后性
深圳信迈主板定制专家·2025-06-16 17:58

SOM-TL6678F是基于Xilinx Kintex-7 FPGA处理器设计工业级核心板

核心板简介创龙SOM-TL6678F是一款基于TIKeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP以及XilinxKintex-7FPGA处理器设计的高端异构多核工业级核心板
Tronlong创龙·2025-06-16 12:53

TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板硬件参数资源说明分享

本文主要介绍硬件接口资源以及设计注意事项等内，其中测试的应用板卡为TMS320C6678DSP+XilinxKintex-7FPGA核心板，它是一款基于TIKeyStone架构C6000系列TMS320C6678
Tronlong创龙·2025-06-16 12:53

ZYNQ笔记（二十）：Clocking Wizard 动态配置

）任务：ZYNQPS端通过AXI4Lite接口配置ClockingWizardIP核输出时钟频率目录一、介绍二、寄存器定义三、配置四、PS端代码一、介绍Xilinx的ClockWizardIP核用于在FPGA
W以至千里·2025-06-16 09:32

在意义的荒原上寻找绿洲：现代人的生存之道

在意义的荒原上寻找绿洲：现代人的生存之道关键词现代生存观生存困境心理学视角哲学视角实践视角心理调适社会责任摘要本文旨在探讨现代人在日益复杂的社会环境中如何寻找生存之道。
AI大模型应用实战·2025-06-15 22:50
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他