布线后优化（PostRoute Optimization）解析

About PostRoute Optimization

一、PostRoute 优化的核心功能与默认行为

在 PostRoute 模式下，软件默认执行以下操作（除非手动指定其他目标）：

1. 违规修复优先级：
   • 首先处理寄存器到寄存器（Reg2Reg）路径及寄存器到时钟（Reg2Clock）路径组。
   • 其次处理默认路径组的建立时间（Setup）违规和设计规则违规（DRV）。
2. 技术流程：
   • RC 参数提取：计算布线后的寄生电阻（R）和电容（C）。
   • 延迟计算：基于 RC 参数重新评估路径延迟。
   • ECO 布线：使用 NanoRoute 路由器执行增量布线（ECO Routing），修复时序或 DRV 问题。
3. 自动迭代机制：若 ECO 布线后时序恶化，软件自动触发增量优化，恢复 Setup 时序和 / 或 DRV 合规性。

二、填充单元（Filler Cell）管理

若已通过setFillerMode命令定义填充单元信息，optDesign会根据优化需求自动添加或移除填充单元，确保布局密度合规。

三、非 SI 时序违规的主要来源

当仅关注非信号完整性（non-SI）时序时，需修正的违规通常源于：

1. 布线拓扑预测偏差：预布线（preRoute）优化时，因拥塞导致的绕行布线（detour routing）与实际布线拓扑不符，造成延迟预测误差。
2. RC 提取相关性问题：preRoute 与 postRoute 阶段的 RC 提取结果存在细微差异，导致时序模型不一致。

四、默认分析与提取模式

1. 时序分析参数：
   • setAnalysisMode默认设置：

     tcl

     setAnalysisMode -clockPropagation autoDetectClockTree -clkSrcPath true
     

      
     • autoDetectClockTree：自动检测时钟树结构。
     • clkSrcPath true：包含时钟源路径延迟分析。
       注：这两个参数不可手动覆盖。
2. RC 提取模式：
   • setExtractRCMode默认使用preRoute提取引擎，不可修改，但需手动设置合适的提取比例因子（extraction scale factor）以匹配实际工艺。

五、布线变更的风险与 PostRoute 优化优势

1. 潜在问题：
   不必要的布线变更可能引发 “连锁违规”—— 修复一处问题却导致新违规，最终难以收敛至无 DRV 的时序解。
2. PostRoute 优化的核心优势：
   • 智能 ECO 操作：支持同时切割连线并插入缓冲器，无需重新运行完整提取，直接生成新 RC 模型并估算寄生参数。
   • 外部 SPEF 导入：可导入签收级 SPEF 文件（需满足以下条件之一）以提升收敛精度：
     • SPEF 包含 starN 格式的节点位置信息。
     • LEF 中的电阻值与 SPEF 提取工艺的技术文件匹配，确保提取引擎能将布线与 SPEF 的 RC 图精准匹配。

六、关键实践建议

1. 控制布线变更范围：仅针对现有违规执行增量优化，避免全局布线调整。
2. SPEF 导入策略：若使用外部 SPEF，必须提供完整格式（精简 SPEF 不适用），并确保满足节点位置或电阻匹配条件。
3. 参数验证：确认setAnalysisMode和setExtractRCMode的默认配置符合设计需求，必要时调整提取比例因子。

通过上述机制，PostRoute 优化可高效解决布线后时序与物理规则问题，同时降低因过度优化导致的风险。

Using the route_opt_design Flow

一、route_opt_design 的核心定位与优势

route_opt_design 命令是 Innovus 中用于将布线流程（Routing） 与布线后优化（PostRoute Optimization） 合并为单一流程的工具。其核心优势在于：

• 流程融合：通过将优化步骤与布线步骤交叉执行（Interleaved Optimization），在保证或提升结果质量（QoR）的同时，显著缩短运行时间。
• 时序优先策略：在详细布线（Detail Routing）前进行时序优化，减少后期因布线寄生参数导致的迭代次数。

二、功能等效与传统流程对比

1. 等效传统命令组合

route_opt_design 可替代以下两条独立命令：

tcl

routeDesign                          # 传统布线命令
optDesign -postRoute -setup -hold    # 传统布线后优化命令

2. 与传统流程的关键差异

对比维度	route_opt_design 流程	传统流程（routeDesign + optDesign）
优化阶段	布线过程中穿插时序优化（如全局布线后立即优化）	布线完成后集中执行优化
提取引擎	强制使用 TQuantus 进行 RC 提取，支持布线与优化联动	可使用其他提取引擎，但优化与布线独立
异常处理	若 TQuantus 提取失败，自动回退为传统流程	无自动回退机制，需手动执行后续优化
优化强度	布线阶段执行更多时序优化，减少后期压力	优化集中在布线后，可能需要多次迭代

三、核心参数与模式控制

1. 流程拆分参数

• 仅执行布线：

  tcl

  route_opt_design -route  # 等效于 routeDesign
  

• 仅执行布线后优化：

  tcl

  route_opt_design -opt  # 等效于 optDesign -postRoute -setup -hold
  

2. 时序优化目标控制

• 默认行为：同时修复 Setup 和 Hold 时序违规。
• 仅优化 Setup：

  tcl

  route_opt_design -setup  # 跳过 Hold 修复，仅处理 Setup 违规
  

四、技术实现与关键机制

1. TQuantus 提取引擎的作用

• 联动优化：TQuantus 支持在布线过程中实时提取 RC 参数，使优化步骤能基于最新布线结果调整策略（如缓冲器插入位置、线宽调整）。
• 异常回退：若 TQuantus 提取失败（如工艺参数不匹配），流程自动切换为传统模式，确保设计流程不中断。

2. Interleaved 优化逻辑

1. 全局布线（Global Routing） → 时序优化 → 详细布线（Detail Routing） → DRV 修复
2. 通过在布线各阶段插入优化点，提前解决潜在时序问题，避免布线完成后大规模返工。

五、适用场景与最佳实践

1. 推荐场景：
   • 大规模设计（GigaScale）：减少全流程迭代时间。
   • 时序收敛压力大的设计：利用布线中的实时优化提升收敛效率。
2. 注意事项：
   • 需确保 TQuantus 提取引擎与工艺库兼容，避免因提取失败导致流程回退。
   • 若需严格控制优化范围，可通过 -route 或 -opt 参数拆分流程，转为手动控制。

六、总结：流程价值与效率提升

route_opt_design 通过布线 - 优化联动机制，将传统流程中 “串行执行” 的布线与优化转为 “并行穿插” 模式，在保持 QoR 的前提下大幅缩短运行时间。对于追求高效收敛的设计团队，该流程是平衡时间与质量的关键工具。

Correcting Violations and Signal Integrity Issues using GigaOpt Technology in
PostRoute Mode

GigaOpt 技术的核心特性与默认应用

GigaOpt 技术是 PostRoute 流程（包括建立时间 / 保持时间 / 功耗优化）的默认配置，其设计目的是简化 PostRoute 阶段的时序收敛流程。该技术通过高效的全局优化策略，同步处理时序违例和信号完整性（SI）问题，避免传统优化中 “修复一个违例导致新违例” 的级联效应。

GigaOpt 与时序收敛配置建议

为最大化 GigaOpt 技术的效果，推荐开启片上工艺偏差（On-Chip Variation, OCV）和时钟悲观移除（CPPR），配置命令如下：

tcl

setAnalysisMode -analysisType onChipVariation -cppr bot

• On-Chip Variation（OCV）：考虑芯片不同区域的工艺偏差（如晶体管阈值电压、互连线电阻等差异），使时序分析更贴近实际芯片行为，避免过度保守的时序约束。
• CPPR（Clock Pessimism Removal）：通过分析时钟路径的相关性，移除传统时序分析中对时钟偏移（Clock Skew）的悲观估算，更准确地评估时序裕量。

GigaOpt 技术的违例纠正机制

1. 多维度违例同步处理
   GigaOpt 可同时优化建立时间（Setup）、保持时间（Hold）和功耗违例，避免单一维度优化对其他维度的负面影响。例如：

   • 对关键路径插入缓冲器（Buffer）以改善建立时间时，同步评估功耗增加和相邻路径的保持时间变化，通过全局优化减少连锁问题。

2. 信号完整性（SI）问题的整合优化

   • 结合 RC 提取和时序分析结果，识别因串扰（Crosstalk）、电源噪声（Power Noise）等导致的 SI 违例，并通过调整布线拓扑、插入屏蔽单元（Shield Cell）或优化驱动强度等方式解决。
   • 例如：当某条信号线因串扰导致时序违例时，GigaOpt 可动态调整其布线路径或邻近信号线的间距，在不重新运行全局布线的情况下快速修复。

3. 增量式优化与 ECO 路由
   GigaOpt 与 NanoRoute 路由引擎深度集成，支持增量式优化（Incremental Optimization）：

   • 对局部违例路径执行 “切割连线 - 插入缓冲器 - 重新提取 RC 参数” 的闭环操作，无需重新运行全芯片布线，大幅提升优化效率。
   • 若 ECO 路由后时序退化，系统自动触发增量优化，恢复建立时间和 DRV（设计规则违例）。

与传统 PostRoute 优化的对比优势

特性	传统 PostRoute 优化	GigaOpt 技术
优化维度	多为单维度（如仅优化 Setup）	同步优化 Setup/Hold/ 功耗 / SI，避免级联违例
布线与优化的耦合性	先布线后优化，流程独立	优化与布线交织（如 route_opt_design 流程）
收敛效率	可能需要多轮迭代，耗时较长	全局优化策略减少迭代次数，提升 runtime
SI 问题处理	需手动介入或额外工具支持	自动整合 SI 分析与优化，降低人工干预成本

实施注意事项

1. 提取引擎与参数配置

   • 若使用 route_opt_design 流程，需确保 TQuantus 提取引擎正常工作，以支持优化与布线的交织执行；若提取失败，流程会回退至传统的 routeDesign + optDesign 模式。
   • 对于非 SI 时序分析，需关注 PreRoute 阶段因拥塞导致的布线拓扑预测偏差，可通过设置合适的提取比例因子（Extraction Scale Factor）提升准确性。

2. 外部 SPEF 文件的应用
   为进一步提升 GigaOpt 的收敛精度，可导入签核级提取工具生成的完整 SPEF 文件（需满足以下条件之一）：

   • SPEF 文件使用 starN 格式记录节点位置；
   • LEF 文件中的电阻值与签核提取工具使用的工艺文件一致，确保 RC 图匹配。

总结

GigaOpt 技术通过整合多维度优化、OCV/CPPR 配置及增量式 ECO 路由，显著简化了 PostRoute 阶段的时序与 SI 收敛流程。其核心优势在于避免违例的级联效应，同时提升优化效率与结果质量，是现代芯片设计实现中关键的自动化优化手段。

GigaOpt in PostRoute Setup Timing Flow

GigaOpt 是 PostRoute 阶段用于优化建立时间（Setup Timing）的核心技术，其设计目标是通过多阶段、多维度的优化策略，高效解决设计规则违规（DRV）、信号完整性（SI）问题及建立时间违例，同时兼顾功耗与路由资源的优化。

PostRoute 建立时间优化的两大阶段

GigaOpt 技术在建立时间优化中分为两个关键阶段，形成递进式的问题解决流程：

第一阶段：设计规则违规修复与 SI 问题处理

• 核心目标：消除设计规则冲突（如线宽、间距违规），解决信号完整性相关的摆率（Slew）和毛刺（Glitch）问题，为后续时序优化奠定基础。
• 具体措施：
  • 通过智能路由调整（如 ECO 路由）修正物理层违规，确保布线符合工艺规则。
  • 优化信号路径的驱动能力，减少信号传输过程中的畸变（如通过缓冲器插入或单元尺寸调整）。
  • 分析并抑制毛刺信号，避免因 SI 问题导致的时序不确定性。

第二阶段：基于基础延迟和 SI 延迟的建立时间修复

• 核心目标：针对建立时间违例路径，结合基础延迟（Base Delay）和 SI 效应延迟（如串扰、耦合电容影响）进行综合优化，确保时序收敛。
• 关键机制：
  • 同时考虑逻辑延迟与物理层寄生参数（RC 效应），通过多线程计算提升优化效率。
  • 对路径延迟进行精细化分析，定位关键瓶颈（如长布线、高扇出节点），并采用针对性优化手段（如缓冲器插入、线网切割）。

GigaOpt 技术的核心特性与支持功能

GigaOpt 通过集成多种优化策略，实现高效的建立时间收敛，其核心能力包括：

1. 多线程协同的基础延迟与 SI 延迟优化

• 利用并行计算同时处理逻辑时序和物理层 SI 效应，避免传统流程中分步优化导致的迭代开销。
• 实时关联逻辑单元延迟与布线寄生参数，确保优化方案的准确性。

2. 功耗驱动的优化（Power-driven Optimization）

• 在时序优化过程中兼顾功耗约束，优先选择低功耗的优化方案（如尺寸调整而非缓冲器级联）。
• 平衡时序收敛与功耗开销，避免过度优化导致的功耗浪费。

3. 外部 SPEF 流程支持（需节点位置信息）

• 支持导入由签收级提取工具生成的完整 SPEF 文件（需包含节点位置，如 starN 格式），提升 RC 提取精度。
• 通过匹配 LEF 文件与技术文件的电阻值，确保外部 SPEF 与工具内部 RC 模型一致，减少优化偏差。

4. 填充单元（Filler Cell）的智能管理

• 根据设计需求自动插入或删除填充单元，满足工艺规则（如密度、间距要求）。
• 结合时序优化动态调整填充单元布局，避免因填充引入的额外时序或物理违规。

5. 智能 ECO 路由（Smart ECO Routing）

• 针对时序关键路径执行局部路由优化，通过线网切割、路径重构等方式减少延迟。
• 无需重新运行全局路由，直接在现有布线基础上进行增量调整，提升优化效率。

6. 集成 ILM/GigaFlex 与 MSV 流程

• 支持 ILM（Incremental Logic Migration）和 GigaFlex 等先进优化流程，实现逻辑单元的动态迁移与资源重组。
• 兼容 MSV（Multi-Step Verification）流程，确保优化过程中设计一致性的验证。

GigaOpt 技术的优势与应用场景

• 效率提升：通过多阶段、多线程优化减少迭代次数，缩短时序收敛周期。
• 精度优化：同时考虑逻辑与时域物理效应，避免传统方法中 “过度优化” 或 “优化不足” 的问题。
• 灵活性：支持外部 SPEF 导入和多种工艺规则适配，适用于先进工艺节点下的复杂设计。

总结

GigaOpt 技术在 PostRoute 建立时间优化中扮演着 “智能调节器” 的角色，通过分层解决物理违规与时序问题，结合功耗约束和先进优化流程，实现高性能、低功耗的设计收敛。其核心价值在于将逻辑时序、物理布线与 SI 效应深度整合，为大规模集成电路设计提供高效的时序 closure 方案。

GigaOpt in PostRoute Hold Timing Flow

GigaOpt 保持时间优化的核心逻辑

在 PostRoute 阶段，GigaOpt 针对保持时间（Hold）违规的优化采用 **“Setup 感知”（Setup Aware）** 机制，即在修复 Hold 问题时，始终保留完整的 Setup 时序模型。这一设计避免了传统流程中 Hold 优化对 Setup 时序的负面影响，确保两项指标的同步收敛。

GigaOpt 保持时间优化的关键特性

1. Setup 感知的保持时间修复

• 核心机制：在内存中维护完整的 Setup 时序图，优化 Hold 时实时评估对 Setup 的影响，避免 “修复 Hold 却恶化 Setup” 的级联问题。
• 典型场景：当通过插入延迟单元修复 Hold 违规时，GigaOpt 会同步验证该操作是否导致 Setup 松弛减少，若超出阈值则调整优化策略。

2. 外部 SPEF 流程支持

• 导入要求：支持签收级 SPEF 文件（需满足节点位置或电阻匹配条件），提升 RC 提取精度，使 Hold 分析更贴近实际芯片行为。
• 流程价值：通过外部 SPEF 提供精确的寄生参数，避免因内部提取误差导致的 Hold 优化偏差。

3. 填充单元（Filler Cell）智能管理

• 自动化操作：根据优化需求自动插入或删除填充单元，确保布局密度合规，同时避免填充单元对时序的意外影响（如引入额外电容）。

4. 智能 ECO 路由（Smart ECO Routing）

• 局部优化能力：针对 Hold 违规路径执行线网切割、路径重构等增量路由操作，无需全局重路由，提升优化效率。
• 典型应用：通过调整数据路径布线长度，增加信号传输延迟，直接修复 Hold 违规。

GigaOpt 保持时间优化的具体操作步骤

1. 分布式保持时间分析（Distributed Hold Analysis）

• 多线程并行处理：将大规模设计划分为多个区域，并行分析各区域的 Hold 违规，定位关键路径。
• 数据聚合：汇总各区域分析结果，识别全局 Hold 瓶颈（如跨时钟域路径、高扇出网络）。

2. 缓冲器插入与路径延迟调整

• 沿路径插入延迟单元：在数据路径中选择性插入缓冲器或延迟单元（如 DLY2X1），增加信号到达时间，修复 Hold 违规。
• 插入策略：优先在长路径中间位置插入，避免影响 Setup 时序。

3. 线网切割与 RC 模型调整

• 线网切割（Wire Cutting）：将长连线分割为多段，通过插入中继缓冲器减少 RC 延迟，同时优化信号摆率（Slew）。
• 动态 RC 建模：切割后实时更新寄生参数模型，确保时序分析的准确性。

4. 合法位置搜索（Legal Location Searching）

• 单元放置优化：为新插入的缓冲器或延迟单元寻找合法的物理位置，避免布局拥塞或设计规则违规。
• 布局驱动策略：结合布线资源分布，选择布线资源充足的区域插入单元，降低 ECO 路由难度。

5. 单元尺寸调整（Cell Resizing）

• 替换高阈值单元：将 Hold 敏感路径上的单元替换为 HVT（高阈值电压）类型，增加逻辑延迟，修复 Hold 违规。
• 功耗平衡：在时序改善的同时，避免因过度替换导致的功耗上升（如仅替换关键路径单元）。

GigaOpt 生成的保持时间诊断报告

• 报告内容：对所有残留 Hold 违规网表生成详细诊断信息，包括：
  • 违规路径的具体延迟构成（逻辑延迟、布线延迟、SI 效应延迟）。
  • 各优化手段的效果评估（如缓冲器插入后的延迟增量）。
  • 未收敛路径的潜在原因分析（如跨电压域、工艺角敏感）。
• 报告用途：辅助工程师定位顽固违规，制定针对性优化策略（如手动调整关键路径布线）。

GigaOpt 与传统 Hold 优化的对比优势

特性	传统 Hold 优化	GigaOpt 保持时间优化
Setup 时序保护	可能恶化 Setup 松弛	实时感知 Setup 影响，避免负向干扰
物理效应整合	多依赖逻辑优化，忽视布线影响	结合 ECO 路由与 RC 建模，优化更精准
大规模设计支持	单线程分析，效率低	分布式分析，多线程并行处理
诊断能力	报告维度单一，定位困难	生成详细网表级诊断，辅助根因分析

实施建议与最佳实践

1. 参数配置：

   tcl

   setOptMode -fixHoldAllowSetupTnsDegrade false  # 禁止 Hold 优化恶化 Setup 总松弛
   setAnalysisMode -cppr both  # 启用时钟悲观移除，提升时序分析精度
   

2. 分阶段优化：

   • 先通过optDesign -postRoute修复 Setup，再执行optDesign -postRoute -hold专注 Hold 优化，避免相互干扰。

3. 顽固违规处理：
   对报告中未收敛的 Hold 路径，结合view_timing可视化工具手动调整布线或插入延迟单元。

总结

GigaOpt 在 PostRoute 保持时间流程中通过 “Setup 感知” 机制、分布式分析和物理层优化手段，实现了高效的 Hold 收敛。其核心价值在于将逻辑时序优化与物理布线调整深度整合，同时通过详细诊断报告降低人工调试成本，是先进工艺下芯片设计实现的关键技术。

GigaOpt in PostRoute Use Model

GigaOpt 使用模型的核心目标

GigaOpt 技术在 PostRoute 阶段的使用模型（Use Model）旨在通过灵活的命令配置，实现对建立时间（Setup）和保持时间（Hold）的精准优化，同时支持基础延迟（Base Delay）与信号完整性（SI）延迟的协同处理。其核心优势在于通过统一的优化框架，平衡时序收敛、功耗控制与物理规则合规性。

GigaOpt 优化模式分类与命令配置

1. 同时优化 Setup/Hold 并包含 SI 延迟

• 命令格式：

  tcl

  optDesign -postRoute                  # 优化 Setup（默认）
  optDesign -postRoute -hold            # 优化 Hold
  optDesign -postRoute -setup -hold     # 同时优化 Setup 和 Hold（推荐用于运行时间优化）
  

• 技术特点：
  • 自动启用 GigaOpt 引擎，同时考虑基础延迟与 SI 效应（如串扰、耦合电容）。
  • 支持多线程并行处理，提升大规模设计的优化效率。

2. 仅使用基础延迟优化 Setup/Hold（关闭 SI 感知）

• 命令流程：

  tcl

  setDelayCalMode -SIAware false        # 禁用 SI 延迟计算
  optDesign -postRoute                  # 优化 Setup
  optDesign -postRoute -hold            # 优化 Hold
  

• 适用场景：
  • 设计对 SI 效应不敏感（如低频率、宽线宽工艺）。
  • 初步时序收敛阶段，优先解决基础延迟问题。

GigaOpt 优化的参数配置与扩展功能

1. 功耗驱动的时序优化

• 场景：在时序优化的同时控制功耗或漏电流。
• 命令示例：

  tcl

  setOptMode -powerEffort high          # 高强度功耗优化
  setOptMode -leakageToDynamicRatio 1.0 # 平衡动态功耗与漏电流（比例为1:1）
  optDesign -postRoute                  # 执行含功耗约束的 Setup 优化
  

2. SI 摆率（Slew）优化

• 场景：解决因信号摆率异常导致的时序或 SI 违规。
• 命令示例：

  tcl

  setOptMode -fixSISlew true            # 启用 SI 摆率修复
  optDesign -postRoute                  # 优化 Setup 并修复摆率问题
  

3. 扇出违规修复

• 默认行为：optDesign 不自动修复扇出违规，需手动启用。
• 命令示例：

  tcl

  setOptMode -fixFanoutLoad true        # 启用扇出负载修复（从 preCTS 到 postRoute 均有效）
  optDesign -postRoute                  # 优化时同步修复扇出问题
  

GigaOpt 与时钟悲观移除（CPPR）的集成

• 配置示例：

  tcl

  set_timing_derate -max -clock -early 0.8 -late 1.2   # 定义时钟路径最大延迟系数
  set_timing_derate -min -clock -early 0.8 -late 1.2   # 定义时钟路径最小延迟系数
  setAnalysisMode -cppr both                           # 启用双向 CPPR
  optDesign -postRoute                                 # 执行含 CPPR 的时序优化
  

• 技术价值：通过移除时钟路径的悲观估算，更准确地评估时序裕量，避免过度优化。

含接口逻辑模型（ILM）的设计优化

• 自动处理流程：

  tcl

  optDesign -postRoute  # 自动扁平化 ILM → 优化时序 → 恢复 ILM 层级
  

• 优势：无需手动处理层级结构，简化复杂设计的优化流程。

基于外部 SPEF 的多角（Multi-Corner）优化

• 场景：针对含多个 RC 工艺角（如 Setup/Hold 各两个角）的设计。
• 命令示例：

  tcl

  # 导入各工艺角的 SPEF 文件（需含 starN 格式节点位置）
  spefIn -rc_corner cornerMax1 rcMax1.spef
  spefIn -rc_corner cornerMax2 rcMax2.spef
  spefIn -rc_corner cornerMin1 rcMin1.spef
  spefIn -rc_corner cornerMin2 rcMin2.spef
  optDesign -postRoute -hold  # 基于 SPEF 执行 Hold 优化
  

• 关键要求：必须为每个激活的 RC 角提供 SPEF，否则工具将重新提取所有角的 RC 参数，增加运行时间。

Hold 优化对 Setup 时序的保护机制

• 默认行为：Hold 修复可能恶化 Setup 总松弛（TNS），但不影响最坏松弛（WNS）。
• 保护配置：

  tcl

  setOptMode -fixHoldAllowSetupTnsDegrade false  # 禁止 Hold 优化恶化 Setup TNS
  setOptMode -setupTargetSlack -0.15             # 设置 Setup 目标松弛为 -150ps
  

总结：GigaOpt 使用模型的核心价值

GigaOpt 在 PostRoute 阶段的使用模型通过灵活的命令组合与参数配置，实现了以下目标：

1. 多维度优化整合：同步处理时序、SI、功耗及物理规则问题，避免级联违例。
2. 精度与效率平衡：支持 SI 感知或纯基础延迟优化，适配不同设计阶段需求。
3. 先进工艺适配：通过外部 SPEF 导入、CPPR 等特性，应对先进工艺下的复杂时序挑战。
4. 自动化流程：对 ILM 设计、多角优化等场景提供一键式支持，降低人工操作成本。

通过合理配置 GigaOpt 使用模型，设计团队可在 PostRoute 阶段高效实现时序收敛，为芯片签收奠定基础。

Changing Default Settings in PostRoute Mode

1. setAnalysisMode

• 默认行为：
  optDesign 会自动将 -clockPropagation（时钟传播模式）设为 autoDetectClockTree（自动检测时钟树），-clkSrcPath（时钟源路径分析）设为 true（启用）。
• 不可修改：
  这两个默认值无法被覆盖，工具强制保证时钟传播和源路径分析的基础逻辑，避免因用户误改导致时序分析失准。

2. setExtractRCMode

• 默认提取模式：
  optDesign 自动设置 RC 提取模式为 postRoute -effortLevel medium（TQuantus 中等力度提取）。若缺少 Quantus 工艺文件（techfile），则降级为 low（低力度）。
• 可选高级模式：
  可手动修改为 high（IQuantus 高力度）或 signoff（签收级），但需要 Quantus 许可证。
• 注意事项：
  若使用 low/medium/high 力度，需手动设置提取缩放因子（extraction scale factors），确保 RC 寄生参数提取的准确性。

核心逻辑总结

PostRoute 阶段，optDesign 对时钟分析（setAnalysisMode）的基础参数做了 “强制保护”，避免时序分析逻辑被破坏；对 RC 提取（setExtractRCMode）则开放了力度调整，但需配套工艺文件和参数，平衡精度与运行效率。

简单说就是：时钟分析的默认参数不能改，RC 提取的力度可调整但有条件 ，体现了工具在 “基础逻辑稳定性” 和 “优化灵活性” 间的权衡设计。