芯片测试的几个术语及解释(CP、FT、WAT)

CP

是把坏的

Die

挑出来，可以减少封装和测试的成本。可以更直接的知道

Wafer

的良率。

 

FT

是把坏的

chip

挑出来；检验封装的良率。

8 % 

现在对于一般的

wafer

工艺，很多公司多吧

CP

给省了；减少成本。

 

 

ＣＰ

 

对整片Ｗａｆｅｒ的每个Ｄｉｅ来测试

 

而ＦＴ

 

则对封装好的Ｃｈｉｐ来测试。

 

ＣＰ

 

Ｐａｓｓ

 

才会去封装。然后ＦＴ，确保封装后也Ｐａｓｓ。

 

 

WAT

是

Wafer Acceptance Test

，对专门的测试图形（

test key

）的测试，通过电参数来监

控各步工艺是否正常和稳定；

 

 

CP

是

wafer level

的

chip probing

，是整个

wafer

工艺，包括

backgrinding

和

backmetal

（

if 

needed

），对一些基本器件参数的测试，如

vt,Rdson,BVdss,Igss,Idss

等，一般测试

机台的电压和功率不会很高；

 

FT

是

packaged chip level

的

Final Test

，主要是对于这个（

CP passed

）

IC

或

Device

芯

片应用方面的测试，有些甚至是待机测试；

 

Pass FT

还不够，还需要作

process qual

和

product qual 

CP

测试对

Memory

来说还有一个非常重要的作用，

那就是通过

MRA

计算出

chip level

的

Repair 

address

，通过

Laser Repair

将

CP

测试中的

Repairable die

修补回来，这样保证了

yield

和

reliability

两方面的提升。

 

 

CP

是对

wafer

进行测试

,

检查

fab

厂制造的工艺水平

 

FT

是对

package

进行测试

,

检查封装厂制造的工艺水平

 

对于测试项来说

,

有些测试项在

CP

时会进行测试

,

在

FT

时就不用再次进行测试了

,

节省了

FT

测试时间

;

但是有些测试项必须在

FT

时才进行测试

(

不同的设计公司会有不同的要求

) 

一般来说，

CP

测试的项目比较多，比较全；

FT

测的项目比较少，但都是关键项目，条件严

格。但也有很多公司只做

FT

不做

CP(

如果

FT

和封装

yield

高的话，

CP

就失去意义了

)

。

 

在测试方面，

CP

比较难的是探针卡的制作，并行测试的干扰问题。

FT

相对来说简单一点。

还有一点，

memory

测试的

CP

会更难，因为要做

redundancy analysis,

写程序很麻烦。

 

 

CP

在整个制程中算是半成品测试，

目的有

2

个，

1

个是监控前道工艺良率，

另

1

个是降低后

道成本（避免封装过多的坏芯片），其能够测试的项比

FT

要少些。最简单的一个例子，碰

到大电流测试项

CP

肯定是不测的（探针容许的电流有限），这项只能在封装后的

FT

测。

 

不过许多项

CP

测试后

FT

的时候就可以免掉不测了（可以提高效率），所以有时会觉得

FT

的测试项比

CP

少很多。

 

 

应该说

WAT

的测试项目和

CP/FT

是不同的。

CP

不是制造（

FAB

）测的

!

% Q) `8

而

CP

的项目是从属于

FT

的（也就是说

CP

测的只会比

FT

少）

，项目是完全一样的；不同的

是卡的

SPEC

而已；

因为封装都会导致参数漂移，

所以

CP

测试

SPEC

收的要比

FT

更紧以确保

最终成品

FT

良率。

还有相当多的

DH

把

wafer

做成几个系列通用的

die

，

在

CP

时通过

trimming

来定向确定做成其系列中的某一款，

这是解决相似电路节省光刻版的最佳方案；

所以除非你

公司的

wafer

封装成

device

是唯一的，且

WAT

良率在

99%

左右，才会盲封的。

 

据我所知盲封的

DH

很少很少，风险实在太大，不容易受控。

 

 

WAT:wafer level

的管芯或结构测试

- `" t 

CP:wafer level

的电路测试含功能

. 

FT:device level

的电路测试含功能

. 

 

CP = chip probing. 

FT= FInal Test.

, Y. A6 s 

CP 

一般是在测试晶圆，

封装之前

, 

封装后都要

FT

的。

不过

bump wafer

是在装上锡球，

probing 

后就没有

FT.

' s4 E$ r1 

FT 

是在封装之后，也叫

“

终测

”

。意思是说测试完这道就直接卖去做

application. 

CP 

用

prober, probe card

。

FT 

是

handler, socket.

CP 

比较常见的是

room temperature = 25

度

,FT 

可能一般就是

75

或

90

度

 

CP

没有

QA buy-off

，

 

FT 

有

 

 

CP 

两方面

 

1.

 

监控工艺

.

所以呢，觉得

probe

实际属于

FAB

范畴

 

2.

 

控制成本。

financial g ate

。我们知道

FT

封装和测试成本是芯片成本中比较大的一部分，

所以把次品在

probe

中

reject

掉或者修复，最有利于控制成本

 

FT: 

终测通常是测试项最多的测试了，有些客户还要求

3

温测试，成本也最大。

 

至于测试项呢，

 

1.

 

如果测试时间很长，

CP

和

FT

又都可以测，

像

trim

项，

加在

probe

能显著降低时间成本，

当然也看客户要求。

 

2.

 

关于大电流测试呢，

FT

多些，但是我在

probe

也测过十几安培的功率

mosfet,

一个

PAD

上十多个

needle

。

 

3.

 

有些

PAD

会封装到

DEVICE

内部，

在

FT

是看不到的，

所以有些测试项只能在

CP

直接测，

像功率管的

GATE

端漏电流测试

Igss

1 E+ T

 

 

CP

测试主要是挑出坏

die

，修补

die

，然后保证

die

在基本的

spec

内，

function well.

1 X* t 

FT

测试主要是

package

完后，保证

die

在严格的

spec

内能够

function.

$ 

CP

的难点在于，如何在最短的时间内挑出坏

die,

修补

die

。

 

FT

的难点在于，如何在最短的时间内，保证出厂的

Unit

能够完成全部的

Function

。