近期在摸索如何在rocketchip中添加自定义指令，记录一下学习笔记【更新】：项目做完了，上传一些slides方便理解环境搭建虚拟机：VMwarepro16Linux系统：Ubuntu18.04chipyard：1.7.0Vivado：2020.2学习添加自定义RoCC协同处理器（Accelerator）RoCC模块基础知识跑Rocket自带的custom0~3指令配置（RoccExampleC

[email protected]验证环境操作指南========================================================rocket-tools版本号*(HEADdetachedat2022.12.26)--------------------------------------------------------------

ubuntu20.04$sudoapt-getinstallautoconfautomakeautotools-devcurllibmpc-devlibmpfr-devlibgmp-devlibusb-1.0-0-devgawkbuild-essentialbisonflextexinfogperflibtoolpatchutilsbczlib1g-devdevice-tree-compilerp

Author:智能物联www.aiotek.pro一,如何在ubuntu16.04上建立ROCKET-CHIP设计验证环境#clonerocket-chip.git$cd/home/cad$gitclonehttps

freechips.rocketchip.system.DefaultConfig.conf128kbitsnamedata_arrays_0_extdepth512width256portsmrwmask_gran85.5kbitsnametag_array_extdepth64width88portsmrwmask_gran225.25kbitsnametag_array_0_extdepth

PLIC介绍：《手把手教你设计CPU——RISC-V处理器篇》第13章，附录CPLICchisel代码：Rocketchip代码，https://github.com/chipsalliance/rocket-chip

$rocket-chip/src/main/scala/system/Config.scala1）newWithNExtTopInterrupts(128)++，修改中断输入数量，这里是128个外部中断

目录1.ChipyardBasics环境构建（done）2.ChipyardSimulation仿真3.ChipyardincludedRTLGenerator一些生成器组件4.ChipyardDevelopmentTools5.VLSIFlow6.Customization10.PrototypingFlowchipyarddocument6.9教程2.1RocketPipeline3.1基本C

在rocket-chip中对opcodes进行定制化的过程主要是在riscv-tools/riscv-opcodes目录中：.

最近工作使用rocket-chipgenerator仿真非极大值抑制算法（C语言编写），分析其时序模型和riscv汇编指令，这里将rocket-chipgenerator的使用方法总结一下说明：使用的rocket-chipgenerator的版本为：a8d573beeb8a33bb5dac0673ec68b82852a24d63rocket-chipgenerator介绍rocket-chipge

rocket-chip复位向量的修改rocket-chip系统复位后是从bootrom中进行启动的，这章我们将详细分析rocket-chip是如何调用bootrom模块的，最后还会对复位向量进行修改，即让

github.com/ucb-bar/riscv-sodor/wikiGithub:https://github.com/ucb-bar/riscv-sodorriscv-sodor处理器是教学处理器，相比于rocket-chip

用Chisel编写的CPU，比如Rocket-Chip、RISCV-Mini等，都有一个特点，就是可以用一个配置文件来裁剪电路。这利用了Scala的模式匹配、样例类、偏函数、可选值、隐式定义等语法。

如何配置一个自定义的rocket-chip？这节的主要内容是教大家如何自由配置一个rocket-chip。

Chisel3&Scala&Rocket-chipverilog的生成首先弄清楚这三者的关系。Scala是一门多范式的编程语言，一种类似java的编程语言，设计初衷是实现可伸缩的语言、并集成面向对象编程和函数式编程的各种特性[1]。Chisel(ConstructingHardwareInaScalaEmbeddedLanguage)是一种嵌入在高阶编程语言Scala中用来构造硬件的语言。Chis

3.2rocket-chip工具链的编译与使用主要资料来源：https://github.com/riscv/riscv-tools/tree/2faac3398af956cea9f1cbdc64b0575f807fc6a8rocket-chip工具链的编译步骤：1、先配置好ubuntu的环境，github上的教程都是基于ubuntu的，这就是Linux系统推荐ubuntu的原因。安装以下工具，并

目录大家好，为了使更多人认识和研究RISC-V与rocket-chip，我将分享我学习RISC-V和rocket-chip的资料。

3、rocket-chip项目的具体内容3.1rocket-chip的项目框架rocket-chip项目的下载网址：rocket-chip因为rocket-chip项目一直有人维护，会一直更新，所以我立一个时间点

1、RISC-V&rocket-chipRISC-V的介绍：RISC-V(读作“RISC-FIVE”)是基于精简指令集计算(RISC)原理建立的开放指令集架构(ISA)，V表示为第五代RISC(精简指令集计算机),表示此前已经四代RISC处理器原型芯片。每一代RISC处理器都是在同一人带领下完成，那就是加州大学伯克利分校的DavidPatterson教授。与大多数ISA相反，RISC-VISA可以

1.Rocket-chip可以做什么“Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等。”它允许我们生成不同配置（自定义）的SOC，包括软件工具链。2.Rocket-chip的子模块（文件目录）1.chisel3：用来进行RTL级建模

RISC-V自发布以来受到多方关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC（SystemonChip）采用RISC-V架构，其中Rocket-Chip就是由伯克利大学