fpga算法设计

实验九 基于FPGA的计数译码显示电路设计

基本任务一：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选m100：frediv：decoder：基本任务二：利用FPGA硬件平台上的4位数码管显示m10
22的卡卡·2023-12-31 08:40

FPGA与DSP的区别（粗略整理）

FPGA与DSP的区别（粗略整理）一、结构特点FPGAa.片内有大量的逻辑门和触发器，多为查找表结构，实现工艺多为SRAMb.可以通过硬件描述语言进行快速设计和改进，能够重复编程c.掉电后一般会丢失原有逻辑配置
Clara_D·2023-12-31 08:39

FPGA和DSP的区别

FPGA与DSPFPGA与DSP的区别（粗略整理）https://blog.csdn.net/clara_d/article/details/82355397ARM,DSP,FPGA三者比较csdn链接
sangba2019·2023-12-31 08:38

HI3559AV100和FPGA 7K690T的PCIE接口调试记录

系统主要功能是FPGA采集srio接口过来的图像数据，再通过pcie把数据传递给3559，3559再实现图像数据的存储、AI处理、编码输出等。
雨之小·2023-12-31 07:08

基于AM62x的ARM+FPGA+Codesys低成本软PLC解决方案

GPMC是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口，如：(1)FPGA器件(2)ADC器件(3)SRAM内存(4)NOR/NAND闪存G
深圳信迈科技DSP+ARM+FPGA·2023-12-31 05:16

利用fpga(verilog)实现SPI-flash芯片全擦除实验

最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------
守雲开见月明·2023-12-31 04:58

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送
守雲开见月明·2023-12-31 04:58

FPGA实现IIC接口（1）-EEPROM芯片读取数据

fpga型号：EP4CE6F17C8开发工具：Quartusll13.0+Modelsim10.1c系统时钟：50MHZIIC
守雲开见月明·2023-12-31 04:25

使用递归算法计算n!

所以一般不提倡用递归算法设计程序。(4)在递归调用的过程当中系统为每一层的返回
strggle_bin·2023-12-31 00:29

基于FPGA的数字电路（PWM脉宽调制）

二.FPGA设计框图把上面的描述再抽象化一下，就可以画出的模块框图。锯齿波实际上就可以用计数器生成，阈值就是一个数值而已，比较器是用来生成最后输出高低电平用的。三.代码实现设
我来挖坑啦·2023-12-31 00:27

算法设计与分析复习笔记第三章动态规划

第三章动态规划最短路径将待求解问题分解为若干子问题，通过子问题的解得到原问题的解，这是问题求解的有效途径。但是如何实施分解？分治策略的基本思想是将规模为n的问题分解为k个规模较小的子问题，各子问题相互独立但与原问题求解策略相同。并不是所有问题都可以这样处理。问题分解的另一个途径是将求解过程分解为若干阶段（级），依次求解每个阶段即得到原问题的解。通过分解得到的各子阶段不要求相互独立，但希望它们具有相
三角恐龙·2023-12-30 23:14

算法训练营Day28

#Java#贪心开源学习资料Feelingandexperiences：这周来到了贪心算法，简要概述：贪心算法是一种在每个步骤中都采取最优解（即，在当前看来最好的解）的算法设计策略。
momolinshaomo·2023-12-30 23:29

FPGA设计时序约束十四、Set_External_Delay

setexternaldelay如字面含义，设置外部的时延值，但这个外部时延主要是指反馈时延，即信号从FPGA的output端口输出后经过外部电路回到输入端口的时延值。
知识充实人生·2023-12-30 13:53

【INTEL（ALTERA）】quartus 23版本以上，编译出现QSF 文件中缺少此赋值

错误“英特尔FPGAIP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为OSC_
神仙约架·2023-12-30 13:23

QSPI Flash xip取指同时program过程中概率性出现usb播歌时断音

项目场景：USBAudio芯片，代码放到qspiflash中，执行代码时，客户会偶尔保存一些参数，即FPGA验证过程中，每隔10ms向flashinfo区烧写4个byte（取指过程一直存在，且时隙软件不可控
love混世_魔王·2023-12-30 13:22

全网最全的AItium Designer 16下载资源与安装步骤

该平台拓宽了板级设计的传统界面，全面集成了FPGA设计功能和SOPC设计实现功能，从而允许工程设计人员能将系统设计中的FPGA与PCB设计及嵌入式设计集成在一起。由于AltiumDesign
王哥来了快跑·2023-12-30 13:19

【重磅新品】小眼睛科技推出紫光同创盘古系列FPGA开发板套件，盘古200K开发板，紫光同创PG2L200H，Logos2系列

FPGA，即现场可编程门阵列，作为可重构电路芯片，已经成为行业“万能芯片”，在通信系统、数字信息处理、视频图像处理、高速接口设计等方面都有不俗的表现。
小眼睛FPGA·2023-12-30 07:32

STM32传输FPGA业务

1、实现功能：FPGA芯片两个信号管脚分别是TTL_RX与TTL_TX，stm32读取FPGA采集信号TTL_RX的数据，再写到FPGA中通过TTL_TX发送出去，实现FPGA串口功能2、大概方法：①、
weixin_41719055·2023-12-30 06:31

基于intel soc+fpga智能驾驶舱和高级驾驶辅助系统软件设计（三）

虚拟化操作系统介绍车载平台有逐渐融合的趋势，车载SoC的计算性能和应用快速增长，面临着多种应用在多个显示子系统融合在一起的问题，这就要求平台运行多个操作系统。虚拟化（Virtualization）技术飞速发展，系统虚拟化是虚拟化技术中的一种，随着目前CPU技术和性能的极大发展，虚拟化技术真正商用的时机已经到来。系统虚拟化是指将一台物理计算机系统虚拟化为一台或多台虚拟计算机系统。每个虚拟计算机系统（
深圳信迈科技DSP+ARM+FPGA·2023-12-30 06:44

最大子段和（动态规划C++）(计算机算法设计与分析 王晓东著 第5版)

最大子段和（动态规划C++）问题描述给定由n个整数（可能为负整数）组成的序列a1,a2,…,an，求该序列形如∑k=ijak\displaystyle\sum_{k=i}^{j}a_kk=i∑jak的子段和的最大值。当所有整数均为负整数时定义其最大子段和为0。依此定义，所求的最优值为\space\space\space\space\spacemax⁡\maxmax{\lbrace{0,max⁡1≤
Corey James·2023-12-30 05:58

算法设计与分析实验三：猴子选大王（Java语言）

题目：不同于自然界猴子选大王的方式,这里的猴子是这样选举它们的大王的,17只猴子围成一圈,从某只开始报数1-2-3-1-2-3-···报“3”的猴子就被淘汰，游戏一直进行到圈内只剩一只猴子它就是猴大王了分析：直接用蛮力法，模拟猴子报数、淘汰的过程。猴子抽象成编号，并用数组记录猴子的编号。importjava.util.Scanner;publicclassTEST3{//不同于自然界猴子选大王的方
VichyLeong·2023-12-30 04:23

【 C语言 】| C程序百例 - 绘制余弦曲线

【C语言】|C程序百例-绘制余弦曲线时间：2023年12月29日12:56:29文章目录【C语言】|C程序百例-绘制余弦曲线1.要求2.问题分析与算法设计3.程序3-1.源码3-2.
透明水晶·2023-12-30 02:55

算法设计与分析 | 矩阵连乘

题目描述一个n*m矩阵由n行m列共n*m个数排列而成。两个矩阵A和B可以相乘当且仅当A的列数等于B的行数。一个N*M的矩阵乘以一个M*P的矩阵等于一个N*P的矩阵，运算量为nmp。矩阵乘法满足结合律，A*B*C可以表示成(A*B)*C或者是A*(B*C)，两者的运算量却不同。例如当A=2*3B=3*4C=4*5时，(A*B)*C=64而A*(B*C)=90。显然第一种顺序节省运算量。现在给出N个矩
jingling555·2023-12-29 17:33

算法设计与分析 | N皇后问题

题目描述会下国际象棋的人都很清楚：皇后可以在横、竖、斜线上不限步数地吃掉其他棋子。如何将8个皇后放在棋盘上（有8*8个方格），使它们谁也不能被吃掉！这就是著名的八皇后问题。输入一个整数n（1#include"stdlib.h"intPlace(int*Column,intindex){inti;for(i=1;i0){Column_Num[index]++;while(Column_Num[ind
jingling555·2023-12-29 17:31

算法设计与分析复习笔记第六章分支限界法

分支限界法概述分支限界法的基本思想分支限界法类似于回溯法，也是一种在问题的解空间树T中搜索问题解的算法。但在一般情况下，分枝限界法与回溯法的求解目标不同。回溯法的求解目标是找出解空间树中满足约束条件的所有解，而分枝限界法的求解目标则是找出满足约束条件的一个解，或是在满足约束条件的解中找出使某一目标函数值达到极大或极小的解，即在某种意义下的最优解。所谓“分枝”就是采用广度优先的策略，依次搜索活结点的
三角恐龙·2023-12-29 16:58

算法设计与分析复习笔记第七章随机化（概率）算法

目录概率算法概述随机数数值随机化算法舍伍德算法拉斯维加斯算法蒙特卡罗算法概率算法概述随机化算法的基本思想是一种使用概率和统计方法在其执行过程中对于下一计算步骤作出随机选择的算法。随机化算法把“对于所有合理的输入都必须给出正确的输出”这一求解问题的条件放宽，把随机性的选择注入到算法中，在算法执行某些步骤时，可以随机地选择下一步该如何进行，同时允许结果以较小的概率出现错误，并以此为代价，获得算法运行时
三角恐龙·2023-12-29 16:58

算法设计与分析复习笔记第二章递归与分治

目录递归的概念分治算法的基本思想分治法的时间复杂性分析分治法的应用折半查找（二分查找）大整数乘法矩阵乘法棋盘覆盖问题快速排序循环赛日程表递归的概念递归就是用自己来定义自己其中Q也不包含P，B为递归终止条件。递归算法的特点将较大规模对象的操作归结为对较小规模对象实施同样的操作。递归元这种规模的变化就体现在递归算法的变元的一类（一个或几个）变元上，这类变元称之为递归元。递归元的特点1.递归元的变化是在
三角恐龙·2023-12-29 16:57

算法设计与分析复习笔记第四章贪心算法

目录贪心算法的概念最小生成树Prim算法Kruskal算法0-1背包问题单源最短路径Dijkstra（迪杰斯特拉）算法活动安排问题最优装载问题旅行商问题贪心算法的概念贪心算法的适用情形设待求解问题有N个输入，根据必须满足的条件和目标函数，希望从问题的所有允许解中求出最优值。贪心算法的特点贪心算法总是作出在当前来看是最好的选择。就是说，贪心算法并不从整体最优上来考虑，所作出的选择只是某种意义上的局部
三角恐龙·2023-12-29 16:57

算法设计与分析复习笔记第五章回溯法

目录回溯法的算法框架0-1背包问题n后问题最优装载问题旅行商问题回溯法的算法框架几种搜索方法状态空间的搜索实际上是一种树的搜索，常用的方法有：广度优先的搜索从初始状态开始，逐层地进行搜索。深度优先的搜索从初始状态开始，逐个分枝地进行搜索。启发式的搜索从初始状态开始，每次选择最有可能达到终止状态的结点进行搜索。三种搜索的优劣之处广度优先搜索的优点是一定能找到解；缺点是空间复杂性和时间复杂性都大。深度
三角恐龙·2023-12-29 16:57

算法设计与分析复习笔记--第一章

目录算法与程序算法复杂性分析练习题课堂作业算法与程序算法的定义：算法是指解决问题的方法和过程。算法的特性：确定性：每条指令的意义都是清晰的，无歧义的；如：不允许有诸如“x/0”或“x与1或2相加”之类的运算。有限性：每条指令的执行次数和执行时间都是有限的；输入：有零个或多个输入；输出：至少产生一个量作为输出。算法要求其执行时间是有限的(终止性)。程序的定义：程序是算法用某种程序设计语言的具体实现。
三角恐龙·2023-12-29 16:20

ZYNQ 7020 之 FPGA知识点重塑笔记一——串口通信

目录一：串口通信简介二：三种常见的数据通信方式—RS232串口通信2.1实验任务2.2串口接收模块的设计2.2.1代码设计2.3串口发送模块的设计2.3.1代码设计2.4顶层模块编写2.4.1代码设计2.4.2仿真验证代码2.4.3仿真结果2.4.4板上验证一：串口通信简介通信方式一般分为串行通信和并行通信。并行通信是指多比特数据同时通过并行线进行传送。这种传输方式通信线多、成本高，故不宜进行远距
都教授_·2023-12-29 13:07

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消
都教授_·2023-12-29 13:37

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

该板卡采用Xilinx的高性能Kintex系列FPGA作为主处理器，实现各个接口之间的数据互联、处理以及实时信号处理。
北京青翼科技·2023-12-29 13:36

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard
都教授_·2023-12-29 13:05

算法设计与分析实验报告-分支限界法

算法设计与分析实验报告-递归与分治策略算法设计与分析实验报告-动态规划算法算法设计与分析实验报告-贪心算法dijkstra迪杰斯特拉算法（邻接表法）算法设计与分析实验报告-回溯法算法设计与分析实验报告-
Giperxr·2023-12-29 12:09

算法设计与分析实验报告-贪心算法

算法设计与分析实验报告-递归与分治策略算法设计与分析实验报告-动态规划算法算法设计与分析实验报告-贪心算法dijkstra迪杰斯特拉算法（邻接表法）算法设计与分析实验报告-回溯法算法设计与分析实验报告-
Giperxr·2023-12-29 12:39

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

而事实上在FPGA中通过
都教授_·2023-12-29 09:45

【贪心算法】找零钱

贪心算法没有固定的框架，算法设计的关键是贪婪策略的选择
Krien666·2023-12-29 08:04

小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习

目录一、状态机导读1.1理论学习1.2状态机的表示1.3状态机编码1.4状态机描述方式二、实战演练一（来自野火）2.1实验目标2.2模块框图2.3状态转移图绘制2.4设计文件2.5仿真测试文件2.6仿真结果三、实战演练二（来自野火）3.1实验目标3.2模块框图3.3状态转移图绘制3.4设计文件3.5仿真测试文件3.6仿真结果四、实战演练三（来自小梅哥）4.1实验目标4.2模块框图4.3端口功能描述
都教授_·2023-12-29 08:04

Actel---ProASIC®3 Flash Family FPGAs with Optional Soft ARM® Support

ProASIC®3FlashFamilyFPGAswithOptionalSoftARM®SupportFeaturesandBenefitsHighCapacity•30kto1MillionSystemGates
Embeded_FPGA·2023-12-29 02:18

FPGA项目（3）--按键消抖

机械按键是平时做设计的时候很常见的电子元件，但是，不管是应用在单片机的场合还是FPGA的场合，这种按键出来的信号如果不加任何的处理，是无法被单片机/FPGA直接使用的。
嵌入式小李·2023-12-29 01:01

FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历

TAG-FPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、Verilog顶层模块
乐意奥AI·2023-12-29 01:58

以太网初始化设计（MDIO 控制器）

相关文章：（1）千兆以太网网络层ARP协议的原理与FPGA实现（2）千兆以太网硬件设计及链路层MAC协议格式（3）CRC校验原理及实现（4）RGMII与GMII转换电路设计）（5）千兆以太网网络层IP协议介绍与
C.V-Pupil·2023-12-29 00:32

基于 OV2640 的以太网 RGMII 图像传输系统设计

相关文章：（1）千兆以太网网络层ARP协议的原理与FPGA实现（2）千兆以太网硬件设计及链路层MAC协议格式（3）CRC校验原理及实现（4）RGMII与GMII转换电路设计（5）千兆以太网网络层IP协议介绍与
C.V-Pupil·2023-12-29 00:28

【 FPGA 封装设计资源 】 Xilinx vs Altera

XILINXPACKAGE一般在docnav搜索，同样也可以在官网；检索关键字“*pkg-pinout.”比如vu9p:ug575-ultrascale-pkg-pinout.pdf原理库文件PackageFilesPortal举例：先选封装；再选器件二维交叉检索后，在右击另存即可。《xczu48drffvg1517pkg.txt》。ALTERAPACKAGE蓝厂、Altreapackage下载地
hcoolabc·2023-12-28 19:17

实现最高效的数据转换：深入了解Achronix JESD204C解决方案

作者：ManishSinha，Achronix战略规划与业务发展部长期以来，Achronix为不同行业的数据密集型和高带宽应用提供了创新性的FPGA产品和技术，并帮助客户不断打破性能极限。
电子科技圈·2023-12-28 19:47

FPGA-Verilog 仿真可视化

DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在
ltqshs·2023-12-28 19:44

分治

这种算法设计策略叫做分治法(divideandconquer)。分治算法引用的条件①该问题可以分解成若干相互独立、规模较小的相同子问题；②子问题缩小到一定的程度就能轻易
Tim在路上·2023-12-28 17:45

7-8sort排序 PAT排名汇总 (25 分)

7-8sort排序PAT排名汇总(25分)计算机程序设计能力考试（ProgrammingAbilityTest，简称PAT）旨在通过统一组织的在线考试及自动评测方法客观地评判考生的算法设计与程序设计实现能力
追寻远方的人·2023-12-28 16:08

【INTEL（ALTERA）】如何使用Tcl打开quartus IP自带的例程

之后会在IP所在目录下生产【lvds_0_example_design】文件夹，但在这个文件夹中并没有FPGA工程。例程在哪？查看readme.txt。
神仙约架·2023-12-28 14:35
上一页 35 36 37 38 39 40 41 42 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他