fpga算法设计

竞赛保研 基于机器视觉的银行卡识别系统 - opencv python

1前言优质竞赛项目系列，今天要分享的是基于深度学习的银行卡识别算法设计该项目较为新颖，适合作为竞赛课题方向，学长非常推荐！
iuerfee·2024-01-06 14:38

【LabVIEW FPGA入门】创建第一个LabVIEW FPGA程序

本教程仅以compactRIO（FPGA-RT）举例1.系统配置1.1软件安装FPGA-RT1.LabVIEWDevelopmentSystem(FullorProfessional)2.LabVIEWReal-TimeModule3
東方神山·2024-01-06 11:51

linux驱动-poll使用笔记

前言一个项目中使用了赛灵思的FPGA,需要fpga这边和arm这边进行数据通讯,通讯方式使用的是一段fpga和arm共享的ddr内存,把这块内存做了一个fifo,并通过中断出发,我在arm这边实现一个驱动来接收处理中断
zhangbin-eos·2024-01-06 11:20

大一，如何成为一名fpga工程师?

3、掌握FPGA设计流程/原理（推荐教材：FPGA权威指南、AlteraFPGA/CPLD设计、IP核芯志-数字逻辑设计思想、静态时序分析、嵌入式逻辑分析仪等），4、常用的协议（ARP协议、udp协议、
宸极FPGA_IC·2024-01-06 11:18

【紫光同创国产FPGA教程】——（PGL22G第二章）键控流水灯实验例程

www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古EU22K）一：盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯，其中1个是电源指示灯（POWER）；2个是FPGA
小眼睛FPGA·2024-01-06 11:17

学生成绩管理系统（附源码）

一、算法设计1.结构体定义：使用structstudent定义了学生信息的结构体，包括学号(x)、学期(t)、班级©、姓名(n)、数学成绩(math)、英语成绩(english)、计算机成绩(computer
Jc.MJ·2024-01-06 10:46

【算法】算法设计与分析 期末复习总结

第一章算法概述时间复杂度比大小，用代入法，代入2即可。求渐进表达式，就是求极限，以极限为O的括号；O是指上界，Ω是指下界，θ是指上下界相等，在这里，可以这样理解：f(n)=O(g(n))意味着g(n)在n趋近于无穷大时比f(n)大；f(n)=Ω(g(n))意味着g(n)在n趋近于无穷大时比f(n)小；f(n)=θ(g(n))意味着g(n)在n趋近于无穷大时和f(n)同阶；第二章递归与分治主定理要掌
令夏二十三·2024-01-06 07:14

高速大面阵相机数据采集传输带宽分析与随笔

高速相机从CMOS读取数据，到FPGA进行处理，通过高速收发器GT系列，进行大数据量的传输，最后通过传输接口将数据转移到计算机。这里面传输数据量的瓶颈就是相机对外的传输接口
小海盗haner·2024-01-06 07:36

【心得杂记】简单聊聊限制高速面阵相机性能的因素

高速相机主要包括的核心部件有：CMOS、FPGA、传输接口。CMOS目前，CMOS国外和国内的厂商都很给力，基本也是看市场需求。最近接触的面阵相机，用的最多的就是长光辰芯Gpixel的CMOS。
小海盗haner·2024-01-06 06:33

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

郑州大学算法设计与分析实验2

判断题1#includeusingnamespacestd;constintN=50;intf[N],n;intmain(){//freopen("1.in","r",stdin);ios::sync_with_stdio(false);cin.tie(0);cout.tie(0);cin>>n;f[1]=1;f[2]=1;for(inti=3;iusingnamespacestd;constin
wa的一声哭了·2024-01-06 02:08

MATLAB/simulink HDLCoder生成DDS quartus项目

文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰·2024-01-05 23:42

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

【计算机算法设计与分析】n皇后问题（C++_回溯法）

文章目录题目描述测试样例算法原理算法实现参考资料题目描述在nxn格的棋盘上放置彼此不受攻击的n格皇后。按照国际象棋的规则，皇后可以攻击与之处在同一行或同一列或同一斜线上的棋子。n后问题等价于在nxn格的棋盘上放置n个皇后，任何2个皇后不放在同一行或同一列或同一斜线上。当n=6时，一个如下的6×6的跳棋棋盘：上面的布局可以用序列246135来描述，第i个数字表示在第i行的相应位置有一个棋子。这只是棋
chaoql·2024-01-05 20:26

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

编译原理 字符串识别分析

实验名称字符串识别分析实验目的掌握DFA构造掌握利用DFA识别字符串实验内容和要求根据已知DFA，识别分析字符串实验环境VS2022算法设计思想主要问题与解决方法如何判断分析结束。
Frank_杨·2024-01-05 13:30

编译原理 与正规文法等价的FA的生成程序

实验环境VS2022算法设计思想构造一个fa[][]结构体表，结点内放置一个string类字符串，供存储后继态。接收终结符和非终结符集，都用s
Frank_杨·2024-01-05 13:30

编译原理 LL(1)预测分析技术识别字符串

实验名称LL（1）分析技术识别字符串实验目的掌握自顶向下语法分析方法的原理编程完成预测分析法实验内容和要求用LL（1）分析技术对输入串进行句型分析实验环境VS2022算法设计思想主函数由两个函数语句和一个简单的用户交互组成
Frank_杨·2024-01-05 13:59

编译原理 程序段的单词识别

实验内容和要求实验环境VS2022算法设计思想根据设定好的DFA设计程序，即根据DFA有n个状态，每个状态接收k个终结符到达另一个状态，设置n个case，每个case含k多条以上语句，对应一类状态。
Frank_杨·2024-01-05 13:59

编译原理 SLR(1)分析技术识别字符串

实验环境VS2022算法设计思想分析栈设计：建立两个栈，一个状态栈，
Frank_杨·2024-01-05 13:58

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

【计算机算法设计与分析】漂亮打印问题（C++_动态规划）

文章目录问题描述算法原理算法实现参考资料问题描述给定由n个英文单词组成的一段文章，每个单词的长度(字符个数)依序为l1,l2,...,lnl_1,l_2,...,l_nl1,l2,...,ln。要在一台打印机上将这段文章“漂亮”地打印出来。打印机每行最多可打印M个字符。这里所说的“漂亮”的定义如下：在打印机所打印的每一行中，行首和行尾可不留空格；行中每两个单词之间留一个空格；如果在一行中打印从单词
chaoql·2024-01-05 10:10

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

郑州大学算法设计与分析实验7

1#include#definerep(i,a,b)for(registerinti=(a);i=(b);--i)#definelsp#definelllonglong#defineullunsignedlonglong#definedbdouble#defineendl'\n'#definedebug(a)cout>n;dfs(n,1);}intmain(){IOS//freopen("1.in
wa的一声哭了·2024-01-05 05:43

郑州大学算法设计与分析实验6

1#include#definerep(i,a,b)for(registerinti=(a);i=(b);--i)#definelsp#definelllonglong#defineullunsignedlonglong#definedbdouble#defineendl'\n'#definedebug(a)coutt.p;}}a[N];voidsolve(){intn,k;cin>>n>>k;r
wa的一声哭了·2024-01-05 05:13

郑州大学算法设计与分析实验4

1#include#definerep(i,a,b)for(registerinti=(a);i=(b);--i)#definelsp#definelllonglong#defineullunsignedlonglong#definedbdouble#defineendl'\n'#definedebug(a)cout>n;rep(i,1,n)rep(j,1,i)cin>>a[i][j];rep(i
wa的一声哭了·2024-01-05 05:12

郑州大学算法设计与分析实验5

1#include#definerep(i,a,b)for(registerinti=(a);i=(b);--i)#definelsp#definelllonglong#defineullunsignedlonglong#definedbdouble#defineendl'\n'#definedebug(a)cout>a[++n]);--n;rep(i,1,n){f[i]=1;rep(j,1,i-
wa的一声哭了·2024-01-05 05:40

银行家算法c++

通过银行家算法设计与实现，可以加深对死锁的理解，掌握
ly@눈_눈·2024-01-05 04:12

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

算法题库解析

没标的就死记吧，有标记的能学点就学点吧，毕竟算法很切近我们的生活，这些概念都比较好记算法设计基础解决一个问题通常有多种算法，若说一个算法“有效”是指（D）。
@Yauo·2024-01-04 19:19

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44
上一页 32 33 34 35 36 37 38 39 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他