ddr3

DDR3调试总结

从网上找到了讲解很详细的资料，将需要注意的DDR3的读写控制信号减少到6个，还有另外两个DDR3输出的两个状态信号，即可实现DDR3的实际读写。
kpsuwen·2020-07-04 20:59

如何给mac book pro升级内存

从代数上分，内存条分为ddr，1234.这四种，现在一般常见的是ddr3。从hz上分，而在ddr3里面又分各种hz。有1333的，1600的，还有其他的hz的。
kkk0526·2020-07-04 20:34

DDR3之PCB拓扑结构与DDR布线要求

1.点对点拓扑point-to-pointscheduling该拓扑结构简单，整个网络的阻抗特性容易控制，时序关系也容易控制，常见于高速双向传输信号线；常在源端加串行匹配电阻来防止源端的二次反射。2.菊花链结构daisy-chainscheduling如下图所示，菊花链结构也比较简单，阻抗也比较容易控制。菊花链的特征就是每个接收端最多只和2个另外的接收端/发送端项链，连接每个接收端的stub线需要
雄关迈步·2020-07-04 20:32

关于DDR3时钟和时钟与数据格式的经典分析

前述：对于DDR3的时钟说明，在做DDR3的存储之前有必要把各个时钟说明白搞明白，下面我讲的是对MIG（Xilinx）的时钟操作使用；clockperiod时钟：在例化K7系列的MIG核时，作者通过仿真发现并且很明确的告诉你
hxs13551803230·2020-07-04 18:29

zynq的三种启动方式(JTAG,SD,QSPI)

本文介绍zynq上三种方式启动文件的生成和注意事项，包括只用片上RAM（OCM）和使用DDR3两种情况JTAG方式JTAG方式是调试中最常用的方式，在SDK中在“ProjectExplorer”窗口工程上右键
husipeng86·2020-07-04 18:03

MIG IP控制DDR3读写测试

本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDRSDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIGIP核。网上关于MIG控制DDR的资料很多，因此本文只讲述个人认为较重要的内容。由于MIGIP核用户接口时序较复杂，这里给
hhpingyear·2020-07-04 17:53

C6678信号处理板学习资料：基于6U VPX TMS320C6678+XC7K325T 的信号处理板

具体要求如下：11片TMS320C6678模块,DSP外挂DDR3，NorFlash，出2路千兆网。2、1片FPGAxc
hexiaoyan827·2020-07-04 17:04

DDR3调试总结

DDR3调试总结本文为原创，转载请注明作者与出处http://blog.csdn.net/hanfei_1/article/details/70546010以前同是DDR3的无知少年，由于项目需求、工作需要
hanfei_1·2020-07-04 17:46

Xilinx DDR IP详解与时序分析

DDR3：使用流程一.配置过程1>首先找到IP核2>选择兼容的片子，这个ddr兼容K7系列的三个片子3>选择ddr34>配置工作时钟部分配置时钟前我们先了解一下ddr3的ip核的时钟关系,如下图，共三个时钟
fzhykx·2020-07-04 16:21

DDR3 基础知识学习记录

1参考网址https://wenku.baidu.com/view/08dcbd365727a5e9856a619c.htmlhttps://blog.csdn.net/u014392233/article/details/85016127https://blog.csdn.net/hunan4222/article/details/80623951https://blog.csdn.net/u0
五块钱的方便面·2020-07-04 13:55

ZYNQ学习（一）搭建最小系统 Hello World实验

本次使用的PS资源包括ARMCortex-A9、DDR3内存、一个URAT串口。
人无再少年97·2020-07-04 12:05

第一篇：DDR3和mig的介绍

FPGA开源工作室将通过五篇文章来给大家讲解xilinxFPGA使用migIP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。
微信公众号：FPGA开源工作室·2020-07-04 11:00

千兆以太网（1）：接收——RGMII协议和IDDR原语

项目流程图2、模块说明：PC：个人电脑，有网线插槽的即可RJ45接口：板卡上的网线插槽PHY芯片：板卡上的以太网芯片，输入4对差分信号，转换为输出双沿4bit数据信号FPGA：现场可编程逻辑门阵列，主控制器DDR3
微信公众号：FPGA开源工作室·2020-07-04 11:58

IRQL_NOT_LESS_OR_EQUAL的问题最终算攻克了

ddr2和ddr3是不兼容的。可是usb3.0却和usb2.0是兼容的。话题回来，我就准备买一条2g的ddr2的内存。淘宝看看，蛮廉价的。才50多一根。好吧，那我就大手笔。买两根。咱有钱~！没事。
aofan9566·2020-07-04 11:52

内存（DDR/DDR2/DDR3/DDR4）的速度等级和时钟频率———个人笔记

以下全部图片均来自镁光（Micron）公司产品的数据手册。DDR：以MT48LCxx型号的DDR内存芯片为例，数据手册中给出如图1所示的一个表格。从表格中可以看出它的主频（ClockFrequency）。图1不同速度等级的DDR主频它的主频与传输数据的频率相同。我们可以从时序图中观察出来。随便在数据手册中截过来一个有数据传输的时序图，如图2所示。图2输出数据Dout与CLK的对比Dout(输出的数
不会焊电路·2020-07-04 09:47

TMS320C6678开发例程使用手册(2)

例程中使用"DSP_C6678.gel"文件进行初始化（路径："光盘资料/Images"），配置如下CPU为1.0GHz，DDR3等效频率及对CPU风扇进行控制，其中风扇控制使用定时器15，DDR3时钟修改为
Tronlong_·2020-07-04 08:40

vivado下ddr3的读写和测试详解

最近博主在根据例程做ddr3的读写测试，发现根本看不到好吧，虽然之前博主做过SDRAM的读写测试，但是ddr3更加复杂，时序写起来很吃力，所以需要用到vivado下自带的ip核。
SLAM_masterFei·2020-07-04 08:30

DDR3芯片读写控制及调试总结 — Xilinx FPGA（MIS）

目录DDR3芯片读写控制及调试总结1.器件选型及原理图设计（1）由于是直接购买现成的开发板作为项目前期开发调试使用，故DDR3芯片已板载，其型号为MT41J256M16HA-125，美光公司生产的4Gb
CAOXUN_FPGA·2020-07-04 04:37

基于Spartan-6的DDR3 IP核应用

一、MCB模块介绍大多数的Spartan-6器件（除了-3N速度等级的）包含有专用的存储器控制器模块（简称MCB），每个模块可以控制单芯片的DRAM（包括DDR、DDR2、DDR3或者LPDDR），支持
布衣不牢·2020-07-04 04:47

基于FPGA的图像边缘检测

本次实验的主要内容是，PC机通过千兆网发送一副1024*768分辨率的图片到FPGA开发板的DDR3缓
朽月·2020-07-04 04:45

Xilinx ISE中DDR3 IP核的使用（2）

ISE中基于migIP完成DDR3的循环测试项目简述MIG接口的简单描述MIGIP的读写时序MIGIP的读写循环代码MIGIP的读写循环测试代码仿真结果总结项目简述该项目的描述是，FPGA向DDR3芯片写入数据
朽月·2020-07-04 04:43

Xilinx VIVADO中DDR3 IP核的使用（3）

VIVADO中基于migIP、USB3.0完成图片的上位机显示项目简述项目流程框图模块读写控制时序图DDR3封装模块代码DDR3封装模块测试代码DDR3封装模块测试仿真项目代码项目测试模块代码下板结果总结项目简述我们前面的两篇文章已经介绍了
朽月·2020-07-04 04:43

基于FPGA的千兆以太网的实现（2）

MATLAB读取txt文件转化成图片项目简述转换代码实验结果总结项目简述我们千兆以太网的项目是上位机通过千兆网发送一副图片经过DDR3缓存然后分别经过USB3.0、千兆网发送给电脑，但是因为我们没有千兆网接受的上位机
朽月·2020-07-04 04:13

Zynq学习笔记（1）——Hellow World

本文记录的是熟悉Zynq的PS（ProcessorSubsystem）部分使用方法，了解开发板资源，做一个最小系统Hellowworld，使用资源有ARMCortex-A9、DDR3内存、一个UART
weixin_30482181·2020-07-04 02:28

Xilinx ZYNQ 7000+Vivado2015.2系列（三）之HelloWorld实验（最小系统）（纯PS）

用Vivado的IP核搭建最小系统，包括ARM核（CPUxc7z020），DDR3（4×256M），一个UART串口（MiniUSB转串口），纯PS，通过串口打印出HelloWorld，工程虽小，五脏俱全
ChuanjieZhu·2020-07-04 02:06

深入浅出FPGA-17-xilinx_zynq7000_EPP上一个简单实验(PS+PL)

zynq7000EPP是xilinx比较高端的FPGA开发板，XC7Z020内部集成了两个cortexa9的硬核，外部有1G的DDR3，所以单纯做FPGA太浪费了。
Rill·2020-07-04 01:53

基于ZYNQ 的UART中断实验之串口写数据到DDR3中

1、参考UG585网络笔记2、理论知识参见上一次实验：基于ZYNQ的UART中断实验3、实验目的练习使用UART的中断实验，并将接收到的数据写入到DDR3中。
远航路上ing·2020-07-04 01:12

基于ZYNQ的uart传输任意长度的数据

1、参考UG585网络笔记参考：ZYNQ进阶之路14–PS端uart串口接收不定长数据2、理论知识参见上一次实验：基于ZYNQ的UART中断实验之串口写数据到DDR3中3、实验目的基于ZYNQ的UART
远航路上ing·2020-07-04 01:12

ZYNQ 7020学习笔记之PL侧普通信号中断PS的实验

4、实验过程建立工程，设置并初始化串口中断，在运行程序之后，如果串口接收到N（1-63）个字节数据，则产生串口中断，Zynq响应中断，将数据从RXFIFO读出之后写入到DDR3预定的地址中。
远航路上ing·2020-07-04 01:12

Zynq7000芯片内部介绍

个看门狗缓存每个CPU32KB1级指令和数据缓存512KB2级缓存2个CPU共享支持8位奇偶校验片内存储片上bootROM256KB片内RAM外部存储接口多协议动态内存控制器16/32bitDDR2、DDR3
南山二毛·2020-07-04 01:25

ROV采集与通信系统之上位机设计

毕设的课题是ROV采集与通信系统，简单来说就是ROV水下实时采集高清图像信息及各种传感器数据，通过光纤传输至水上经DDR3进行缓存，最后通过千兆以太网上传至上位机进行数据的可视化操作。
programmer_guan·2020-07-04 01:01

NXP i.mx6ull iot 设置开机自动连wifi

配备了256MB高速DDR3、256MNANDFlash，集成了以太网、WIFI、LCD接口、USBOTG、USBHost、TFCard、用户按键、用户LED、IO扩展接口等功能。
小人物r·2020-07-04 00:44

使用PS控制DDR3的读写

本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性，保证实验的可重现性。但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard)PC开发环境版本：Vivado2015.2XilinxSDK2015.2生成硬件系统新建vivado工程选择Zedboard新建BlockDesign添加ZYNQPS点击RunBlockAutoma
仙神·2020-07-04 00:01

EBAZ4205 ZYNQ开发板——入门第一步

板子上所包含的一些资源如下所示：一颗主控芯片，型号：ZYNQXC7Z010-1CLG400I一颗DDR3芯片，内存容量128Mx16bit，型号：EM6GD16EWKG或者MT41K128M16一颗1
bibogo·2020-07-04 00:47

关于DDR3调试的一些坑

1、首先是时钟问题，一般全局时钟是时钟输入管脚经过一个IBUFG到PLL，但是PLL的输出一般会选择一个BUFG，但是DDR3内部的时钟其实也有一个BUFG，所以一般我们需要在mig的IP核中修改用户设计
DreamBFQ·2020-07-02 15:49

学习嵌入式开发 迅为4412开发板零基础+视频教程+网盘资料

光盘资料+网盘资料+配套视频+售后支持，助您加速学习研发的进程产品介绍iTOP-Exynos4412开发板采用Exynos4412的主芯片，具有更高的主频和更丰富外设，配置2GB双通道DDR3的内存及16GB
chishima4025·2020-07-01 20:43

vivado2016.2下系统自带DDR3 ip例程仿真运行

由于项目需要，准备调试DDR3。对于新手来说，例化一个DDR3ip.如果有个例程，可以参考。那就非常好了。xilinx贴心的给我们准备了这个例程。那如何去运行这个例程，给我们作为参考用呢。
小明网我的天堂·2020-06-30 20:18

从DDR到DDR4，内存核心频率其实基本上就没太大的进步

从2001年DDR内存面世以来发展到2019年的今天，已经走过了DDR、DDR2、DDR3、DDR4四个大的规格时代了（DDR5现在也出来了）。
zhangyanfei01·2020-06-30 14:31

第四代云服务器问世，这次又带来了哪些不一样的体验？

内存：DDR3进化到DDR4，传输速度提升至2666MT
云栖精选·2020-06-30 10:31

DDR学习笔记---DDR3基本知识

这部分的讲述运用DDR3的简化时序图。DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。
yuanxuaner·2020-06-30 09:16

zynq PS端向PL端的DDR3读写数据

参见我的工程E:\vivado_program\ps_control_pl_ddr3该例程是在ZC706开发板上实现的，在vivado中如下所示：其中mig的配置比较复杂，具体参考文档在如下下载页中下载：https://download.csdn.net/download/yanxiaopan/10467417及xilinx官方文档ug898第五章。在SDK中的程序如下所示：#include#in
yanxiaopan·2020-06-30 06:07

dramsim2 DRAM ini文件参数解析

批注写在文件内：NUM_BANKS=8NUM_ROWS=32768;行*列=32M，这就是文件名32M的由来NUM_COLS=1024DEVICE_WIDTH=8;一块DRAM芯片的数据总线宽度8位，而根据DDR3
复旦微电子·2020-06-30 00:20

DDR3内存技术原理

不过，DDR2远不是内存技术发展的终点，CPU和内存厂商已经在着手进行DDR3内存的相应准备。DDR2内存的好日子还没过上几天，它的下一代产品DDR3又成为了人们关注的对象。
luerlyhs·2020-06-29 20:20

面试硬件开发岗位，有哪些面试官会问的问题？该如何准备？

DDR3在PCB中如何设计拓扑结构？这些知识点真的能解决我们
硬件攻城狮的秘密·2020-06-29 20:01

基于FPGA+USB3.0的UVC Camera实现方案

主要涉及3个部分：●FPGA：采集图像，缓存到DDR3，从DDR3读取图像，生成30fps/720p的固定视频流格式，传输给FX3。●FX3：固件，将FPGA传输的固定图像打上U
Nuoson聪·2020-06-29 12:11

DDR2 DDR3 DDR4 默认参数（时序、电压、频率）整理和超频经验分享

目录概述DDR2参数DDR3参数DDR4参数内存手动超频经验概述正是在Core2和DDR2内存的时代，笔者拥有了第一台自己的台式机。
跟风和天空对话·2020-06-29 09:49

HBASE优化

硬件和操作系统调优1）配置内存HBase对于内存的消耗是非常大的，主要是其LSM树状结构、缓存机制和日志记录机制决定的，所以物理内存当然是越大越好，并且现在内存的价格已经降到可以批量配置的程度，例如一条三星DDR3
答案798·2020-06-29 08:28

linux学习笔记（一）

精简指令集合复杂指令集（CPU其实内部已经含有一些微指令）认识计算机了内存:RAM(randomaccessmemory):随机存储器ROM(readonlymemory):只读存储器DDR,DDR2,DDR3
渔于鱼·2020-06-29 00:23

DDR地址和容量计算、Bank理解

DDR3地址线DDR3为减少地址线，把地址线分为行地址线和列地址线，在硬件上是同一组地址线；地址线和列地址线是分时复用的，即地址要分两次送出，先送出行地址，再送出列地址。
cajeptw·2020-06-28 20:52

vivado2016.2下系统自带DDR3 ip例程仿真运行

由于项目需要，准备调试DDR3。对于新手来说，例化一个DDR3ip.如果有个例程，可以参考。那就非常好了。xilinx贴心的给我们准备了这个例程。那如何去运行这个例程，给我们作为参考用呢。
weixin_33994429·2020-06-28 09:05
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他