RISC

ldr r0, =0x12345678，ldr r0, [r0]的含义说明

ARM是RISC结构，数据从内存到CPU之间的移动只能通过L/S指令来完成，也就是ldr/str指令。
weixin_40333655·2020-09-15 12:41

Processor Architecture: CISC, RISC, VLIW

按服务器的处理器架构（也就是服务器CPU所采用的指令系统）划分把服务器分为CISC架构服务器、RISC架构服务器和VLIW架构服务器三种。
evilying·2020-09-15 06:40

【Linux】Linux下搭建MIPS交叉编译环境

MIPS是一个RISC的处理器体系结构，与之类似的还有x86，arm等，今天我们介绍如何在Ubuntu下搭建MIPS交叉编译环境：1.下载：在http://buildroot.uclibc.org/downloads
xiaoguaihai·2020-09-15 06:50

《奔跑吧 Linux内核》之处理器体系结构

奔跑吧Linux内核》第1章处理器体系结构京东购书：item.jd.com/12152745.ht…试读地址：www.epubit.com.cn/book/detail…本章思考题1．请简述精简指令集RISC
weixin_33854644·2020-09-15 05:21

嵌入式处理器的体系架构与内核详解

X86架构和ARM架构最大的不同点就是使用的指令集不同，前者使用的CISC指令集，后者使用的是RISC指令集，还有一点就是X86架构使用的是冯诺依曼结构，ARM架构既使用冯诺依曼结构，也使用哈佛结构（已经成了一种趋势
魏波-·2020-09-15 05:57

计算机概论

电脑的五大单元：输入单元，输出单元，内存，控制单元，算数逻辑单元cpu两种类型：RISC（reducedinstructionsetcomputer）精简指令；CISC（complexinstructionsetcomputer
代码_c·2020-09-15 05:47

MIPS R10000 超标量微处理器（一）

MIPSR10000的特点:一.4路超标量RISC处理器：（1）每时钟周期取指和编码4条指令（2）在分支结果出现之前执行预测，拥有四项分支栈。（3）使用动态乱序执行技术。
JepsonWong·2020-09-15 05:13

E203 蜂鸟 RISC-V处理器代码阅读笔记 之 CPU csr寄存器组 e203_exu_csr.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，请保护版权，须转载请私信通知联系作者，并请注明出处
thundersnark·2020-09-15 05:14

E203 蜂鸟 RISC-V处理器代码阅读笔记 之 执行单元指令冲突处理Outstanding Instruction Track FiFo e203_exu_oitf.v

**这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程**针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，请保护版权，须转载请私信通知联系作者
thundersnark·2020-09-15 05:14

E203 蜂鸟 RISC-V处理器代码阅读笔记 之 通用触发器模块定义 sirv_gnrl_dffs.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，请保护版权，转载联系作者，并请注明出处，
thundersnark·2020-09-15 05:13

E203 蜂鸟 RISC-V处理器代码阅读笔记 之 CPU通用寄存器组 e203_exu_regfile.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，请保护版权，须转载请私信通知联系作者，并请注明出处
thundersnark·2020-09-15 05:13

E203 蜂鸟 RISC-V处理器代码阅读笔记 之指令译码模块 e203_exu_decode.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程这是我正式阅读代码学习的第1个源代码文件针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，
thundersnark·2020-09-15 05:13

E203 蜂鸟 RISC-V处理器代码阅读笔记 之指令预取模块1(指令微译码) e203_ifu_minidec.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程这是我正式阅读代码学习的第2个源代码文件针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，
thundersnark·2020-09-15 05:13

E203 蜂鸟 RISC-V处理器代码阅读笔记 之指令预取模块2(指令分支预测) e203_ifu_litebpu.v.v

这个文章记录了我学习RISC-V蜂鸟E203处理器的学习历程这是我正式阅读代码学习的第3个源代码文件针对代码的学习，我结合自己的理解对每个module的接口，以及内部关键信号做了详细的注释说明原创不易，
thundersnark·2020-09-15 05:13

系统结构——2016《计算机系统结构》自做答案（错误率高未订正）

主要用于RISC。微指令的大致思想是这样的，n条微指令组成一个微程序，通过有序的执行微指令，完成一个微程序对应的功能，比如取指令微程序。
清润胖大海·2020-09-15 05:56

《大话处理器》连载——微架构(4) 史上最经典的5级流水线

处理器内部有很多通用寄存器，这些寄存器用来存储指令的操作数，它对程序员可见，如x86有8个通用寄存器，RISC处理器则更多，常有32个或64个等等。
木兮清扬·2020-09-15 05:45

模拟RISC v过程

如何模拟RISCv了解RV32I基础整数指令集了解不同类型指令解码过程MIPS五级流水分支预测了解RV32I基础整数指令集了解不同类型指令解码过程Load和store指令算术指令逻辑指令移位指令比较指令控制指令，包括无条件跳转指令和条件跳转指令同步指令解码过程如下intopt=memory[reg_pc]&127;switch(opt){case55://LUIinst=LUI;rd=(sum>>
LSQsjtu·2020-09-15 05:49

翻译 ｜ 指令调度基础

现代RISC处理器改变了硬件和编译器之间的基本关系。
QuentinLoong·2020-09-15 05:17

Chapter 2 Instruction Language of the Computer

写在开头，我看的版本是RISC-V，不是MIPS2.22Exercises2.1//f=g+(h-5);//f,gandhhavebeenplacedinregistersx5,x6,x7addix7,
「已注销」·2020-09-15 04:32

（1）基于 Verilog 的 RISC CPU 介绍

这是一个基于MicrochipPIC16C57功能实现的RISCCPU设计。指令系统采用了精简指令集架构，指令集数量为33个，总线结构采用了数据总线（8位）和指令总线（12位）独立分开的哈佛架构。通过搭建仿真平台和编写测试程序，验证了本设计能够正确地执行一系列的测试任务。1、PIC16C57低成本LowCost、低功耗LowPower、高性能HighPerformance的CMOS工艺的8位PIC
新芯时代·2020-09-15 04:12

（3）基于 Verilog 的 RISC CPU 测试

这是基于上述PIC16C57功能设计的CPU仿真测试，基于Vivado软件的RTLSimulation模块，通过对汇编程序的多个测试程序的仿真验证，证实了该设计的正确性。汇编程序如下所示：INDFequH'00';MagicregisterthatusesINDIRECTregisterTIMER0equH'01';TimerregisterSTATUSequH'03';STATUSregiste
新芯时代·2020-09-15 04:40

RISC-V 开源 IP 大全

最近开始研究RISC-V设计，从指令集架构开始，到数据通路，到控制通路，来实现整个RISC-VCPU甚至是RISC-VSoC的设计。
新芯时代·2020-09-15 04:40

MIPS 五级流水线

(本文为一个期末考试题，文中的图部分摘引自（美）David.patterson＜＜计算机结构与组成＞＞一书第一章32位单周期RISC处理器设计要设计一款处理器，首先要选择体系结构，本题选择的是RISC体系结构
EckoTan·2020-09-15 04:49

MIPS

MIPS是世界上很流行的一种RISC处理器。MIPS的意思是“无内部互锁流水级的微处理器”，其机制是尽量利用软件办法避免流水线中的数据相关问题。MIPS是世界上很流行的一种RISC处理器。
吴冬冬·2020-09-15 04:30

MIPS R10000 文献综述

论文地址：https://ieeexplore.ieee.org/document/491460MIPSR10000是动态超标量RISC处理器，是为克服性能限制（存储带宽和时延）而设计的，它在每个时钟周期可以取值和编码
idevede·2020-09-15 04:55

（2）基于 Verilog 的 RISC CPU 设计

其实，一个CPU的设计中，各个子模块都是比较基本的、比较简单的，只是组合起来的一个整体架构会比较复杂而已，无论是时序路径，还是数据通路和控制通路，这里，主要详细介绍整个微架构的子模块。1、PC取指、PC分支、指令跳转与二级堆栈PC取指主要是PC值作为地址，在程序存储器（EPROM）中读取指令数据，并发送给指令寄存器IR。通常情况下，都是逐一读出的，也就是说PC值在下一个时钟（流水时钟）自动加一，来
新芯时代·2020-09-15 04:31

三级数据库笔记(完整)

复杂指令系统计算机：CISC（ComplexInstructionSetComputer）精简指令系统计算机：RISC（ReducedInstructionSetComputer）指令系统的类型：数据传送类
Jzkuan·2020-09-14 20:16

ldr r0, =0x12345678的含义说明

ARM是RISC结构，数据从内存到CPU之间的移动只能通过L/S指令来完成，也就是ldr/str指令。
houpk999·2020-09-14 14:13

ARM家族

1985年开发出全球第一款商用RISC处理器，即ARM1。
九月星空、·2020-09-14 13:44

简单的汇编实例注释

ARM是RISC结构，数据从内存到CPU之间的移动只能通过L/S指令来完成，也就是ldr/str指令。
zhijun1988·2020-09-14 11:38

手机CPU架构体系分类及各大厂商

手机cpu相关知识，这对于开发Android应用程序适应各个机型有一定的辅助作用.手机cpu架构体系分类指令集可分为复杂指令集(CISC)和精简指令集(RISC)两部分，代表架构分别是x86、ARM和MIPS
weixin_34081595·2020-09-14 09:10

MIPS架构的简单讨论

一、RISC和CISC1、由来，精简过程2、CISC和RISC的比较比较内容CISCRISC指令系统复杂、庞大简单，精简指令数目一般多余200少于100指令字长不固定等长可访存指令不加限制只有load/
pankul·2020-09-14 07:57

MIPS构架简介【转】

MIPS体系结构首先是一种RISC架构1MIPS32架构中有32个通用寄存器，其中$0(无论你怎么设置，这个寄存器中保存的数据都是0)和$31(保存函数调用jal的返回地址)有着特殊的用途，其它的寄存器可作为通用寄存器用于任何一条指令中
notuch·2020-09-14 07:53

Android CPU架构解析

AndroidCPU架构解析一、CPU架构分类armeabiarmeabi-v7aarm64-v8ax86x86_64mipsmips64二、各种CPU架构的介绍ARM架构属于RISC指令集，指令集精简
AdobeSolo·2020-09-14 03:03

arm指令

作者不详，如果作者看到请与我联系...ARM指令系统特点ARM指令系统属于RISC指令系统。
yxin1322·2020-09-13 23:24

HP-UNIX安装Oracle PHCO-40381

首先我们需要区分该HP是什么处理器machinfo查看pa-risc的产品号以rp打头，itanium的产品号以rx打头不同的产品需要去官网下载不同介质，所以这里需要分清楚创建用户修改参数等操作这里就不详细说明了
zbdba·2020-09-13 23:59

RISC-V E300 SOC架构介绍——3.电源模式

E300中三种支持的模式：Run,Wait,Sleep分别如下介绍所示：1运行模式（Run）ØRunmode：处理器正常运行模式Ø功耗：通过调整改变处理器核外设总线的时钟频率、单个启用或禁用外设Ø处理器通过执行“等待中断”WFI指令退出运行模式2等待模式（Wait）ØWaitmode：处理器执行WFI指令进入waitmode，停止指令执行，门控处理器的时钟Ø所有状态都会保存在系统中Ø恢复Runmo
摆渡沧桑·2020-09-13 20:37

RISC-V E300 SOC架构介绍——4.时钟产生

CLOCKGEN模块支持多种可替换的时钟产生方案来支持应用需求，本章主要介绍E300的时钟产生的基本结构，时钟的寄存器配置介绍在第五章（AON）和第七章（PRCI）时钟产生基本架构下图给出E300的时钟产生方案。大部分芯片内部的数字时钟来自于由PLL或者可调振荡器产生的高频时钟：hfclkPLL由片上振荡器或者外部的晶振驱动tlclk(TileLinkbusclock)频率固定，并且和处理器核时钟
摆渡沧桑·2020-09-13 20:37

RISC-V E300 SOC架构介绍——1.总体介绍

0.基于RISC-VSOC平台的总体介绍：E300平台是SiFive公司FreedomEverywhere系列的第一个可定制的RISC-VSoC。
摆渡沧桑·2020-09-13 20:37

苹果手机的处理器全都是64位的吗？

64bit处理器并非现在才有的，在高端的RISC（ReducedInstru
u010850094·2020-09-13 19:21

Risc-v介绍及工具链实践

Risc-v介绍及工具链实践RISC-V简介：RISC-V特点：Risc-v工具链实践下载RISCV-tools下载riscv-gnu-toolchain编译riscv-gnu-toolchain编译riscv-tools
ピンポーン·2020-09-13 18:51

哈佛结构/冯诺依曼结构详细分析

CISC与RISC的区别：CISC（复杂指令集）:复杂指令集就是CPU在工作的时候需要有很多的汇编指令来完成，它可以用一个汇编指令来完成一件复杂的工作。
挺的博客·2020-09-13 05:52

智能手机硬件平台简介

1CPU1.1概述目前，智能手机多采用以ARM为代表的RISC架构CPU，而中高端
hhp_hhp_hhp·2020-09-13 01:43

硬件电路设计之如何设计一个STM32最小系统？

  STM32最小系统主要由STM32F103RCT6微处理器、时钟晶振电路、按键复位电路、电源稳压电路以及BOOT电路等部分构成，该最小系统所使用的微处理器是一款32位的处理器，该处理器基于高性能的RISC
Colin.Tan·2020-09-12 20:59

微型计算机之CISC和RISC

CISC和RISC概述CISCRISCCISC特征RISC特征CISC和RISC的优缺点概述CISC(CISC)、RISC(风险)是指指令集架构的设计方法。更简单地说，它代表了命令方式的不同。
阿鹏个·2020-09-12 13:01

在K210上运行基于yolov的口罩检测

在K210上运行基于yolov的口罩检测勘智K210这款芯片由著名的矿机公司嘉楠科技基于RISC-V架构进行研发设计，可根据业务场景需求扩展基础指令，具备较强的可编程能力。
理工小白·2020-09-12 07:10

强烈推荐 | 基于RISC-V架构，AI机器视觉+IOT+多媒体 K210开发套件

大家好，我是『芯知识学堂』的SingleYork，今天给大家介绍一款基于RISC-V架构，集AI机器视觉、IOT、多媒体等多种功能与一身的高性能开发套件–K210开发套件。
SingleYork·2020-09-11 23:10

32个最重要的算法

32个最重要的算法奥地利符号计算研究所（ResearchInstituteforSymbolicComputation，简称RISC）做了一个调查，投票选出32个最重要的算法：A*搜索算法——图形搜索算法
aozhun5901·2020-09-11 19:24

RISC-V踩坑记－－－－__builtin_clz((x)库函数的应用

RISC-V的确是个好东西，可是，免费的东西往往需要付出代价才能得到了，最近遇到了一个算法中的问题，追了好久，最终追到了这个库函数中，没想到，这个库函数居然还隐藏着一些猫腻。值得记下来啊。
卖火柴的小男孩2020·2020-09-11 16:26

我的软考笔记-计算机组成与结构-指令系统和计算机体系结构

我的软考笔记-计算机组成与结构-指令系统和计算机体系结构RISC（精简指令系统计算机）和CISC（复杂指令系统计算机）在架构上的不同主要有：1、RISC指令格式和长度通常时固定的，且寻址方式少而简单，CISC
qq_42584019·2020-09-11 16:16
上一页 35 36 37 38 39 40 41 42 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他