E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
RISC
51单片机与ARM单片机的区别
ARM单片机:基于ARM架构,采用的是
RISC
(精简指令集计算机)设计,强调指令集的简洁性和执行效率,普遍
嵌入式Stark
·
2024-03-18 09:16
硬件
单片机
51单片机
arm开发
基于
RISC
-V SoC 的 1024 点 FFT 设计(10-02-05)1024 点 FFT 的
RISC
-V SoC 整体架构
芯片原厂必学课程-第十篇章-基于
RISC
-VSoC的1024点FFT设计10-02-051024点FFT的
RISC
-VSoC整体架构新芯设计:专注,积累,探索,挑战文章目录芯片原厂必学课程-第十篇章-基于
新芯设计
·
2024-02-20 14:11
第十篇章
基于
RV
SoC
的
1024
点
FFT
设计
IC
FPGA
SoC
Verilog
芯片设计
硬件开发
RISC-V
星宸科技SSC369G 双4K高性价比AI IPC方案
SOC内置集成一个64位的四核
RISC
处理器,先进的图像信号处理器(ISP),高性能的H.265/H.264/MJPEG视频编解码器,双核智能处理单元(IPU),四核数字信号l处理器(DSP)以及高速I
芯智雲城
·
2024-02-20 09:18
解决方案
科技
人工智能
使用 C++23 从零实现
RISC
-V 模拟器(5):CSR
文章汇总「从零实现模拟器、操作系统、数据库、编译器…」:https://okaitserrj.feishu.cn/docx/R4tCdkEbsoFGnuxbho4cgW2YntcRISC-V为每个hart定义了一个独立的控制状态寄存器(CSR)地址空间,提供了4096个独立的寄存器位置。每个hart都可以通过这个独立的CSR地址空间来配置、管理和监控其执行环境,实现对其控制状态的细粒度操作。接下来
everystep_
·
2024-02-20 03:51
c++23
risc-v
基于Qt的RTL可视模拟器(VSRTL)配置
基于
RISC
-V指令集的模拟器Ripes即使用VSRTL开发。VSRTL依赖于C++17工
吹角连营G
·
2024-02-20 03:20
qt
ubuntu
系统架构
RISC
-V 在区块链智能及云原生中的应用、机遇与挑战
秘猿科技根据对智能合约层以及区块链虚拟机的理解与反思,基于
RISC
-V硬件指令集打造了虚拟机CKB-VM。在这次分享中,我们将会
NervosNetwork
·
2024-02-20 03:50
开发
区块链
rust
虚拟机
risc-v
使用 C++23 从零实现
RISC
-V 模拟器(6):权限支持
RISC
-V定义了三种特权等级,分别是用户态(UserMode)、监管态(SupervisorMode)、和机器态(MachineMode)。
everystep_
·
2024-02-20 03:19
c++23
risc-v
关于
RISC
-V与Arm的对比分析和各自的应用
原文:http://m.elecfans.com/article/1010395.html近日,开源指令集
RISC
-V得到了越来越多的重视。
jacksong2021
·
2024-02-19 20:29
RISC
-V与ARM
参考资料:第五代精简指令集计算机
RISC
-V你了解多少?
吮指原味张
·
2024-02-19 20:54
#
其他
指令集
RISC
-V和ARM
参考:https://www.eet-china.com/mp/a39867.htmlRISC-V和ARM都是基于**精简指令集计算(
RISC
)**原理建立的指令集架构。
小米人er
·
2024-02-19 20:21
我的博客
risc-v
arm开发
为什么
RISC
-V的指令结构如此的奇怪
为什么
RISC
-V的指令结构如此的奇怪
RISC
-V有六种不同的指令集,如下图分别为R-type/I-type/S-type/B-type/U-type/J-type但是为什么像B-type的指令不将立即数的顺序排成类似于
Megahertz66
·
2024-02-19 20:39
RISC-V
risc-v
RISC
-V MCU开发教程之低功耗蓝牙MCU看门狗使用
的卢CH582M,其采用沁恒自研
RISC
-V微处理器“青稞V4”,片上集成2Mbps低功耗蓝牙,兼容Bluetooth®lowenergy5.3,另外配备SPI、I²C、RTC等丰富外设。
借过风景
·
2024-02-19 20:28
risc-v
mcu
单片机
RSIC-V --第一印象
RISC
缩写-ReducedInstructionSetComputer,精简指令集计算机起源:美国加州大学伯克利分校课题研究产物创立者:DavidPatterson教授及其团队(图片来源于网络,已经获得了图灵奖
家有小蜜蜂
·
2024-02-15 06:10
RSIC-V
芯片
【沁恒CH32学习】——
RISC
-V架构学习笔记
作为新手第一次接触
RISC
-V架构时。我首先百度简单了解了ARM架构和
RISC
-V架构的区别,以我个人的理解是ARM架构代表之前的复杂指令集,而
RISC
-V架构代表着精简指令集。
大蒙同学
·
2024-02-15 06:10
stm32
物联网
risc-v
RSIC-V
RISC
-V环境搭建riscv-gnu-toolchain一、编译安装riscv-gnu-toolchain方式一、手动编译安装1、Cloneriscv-toolchain2、安装相关依赖库3、创建riscv
h~k~f
·
2024-02-15 06:09
risc-v
软考09-上午题-计算机体系结构
一、
RISC
和CISC一个处理器支持的指令,和指令的字节集编码,称为其:指令集体系结构ISA。
ruleslol
·
2024-02-15 01:58
软考中级
学习
笔记
使用 C++23 从零实现
RISC
-V 模拟器(4):完善 log 支持并支持更多指令
文章汇总「从零实现模拟器、操作系统、数据库、编译器…」:https://okaitserrj.feishu.cn/docx/R4tCdkEbsoFGnuxbho4cgW2Yntc这一节内容解析了更多的指令,并且提供了更详细的log输出从而进一步的定位问题。具体代码可以参考这个分支的代码:https://github.com/weijiew/crvemu/tree/lab4-load-store1.
everystep_
·
2024-02-14 16:47
c++23
risc-v
redis
基于
RISC
-V架构的通信DSP的设计以及在5G RedCap基带中的应用(一)
1.引言1.1.研究背景和意义
RISC
-V的起源可以追溯到2010年,当时加州大学伯克利分校的一个研究团队准备启动一个新项目,他们对比了当时的ARM、MIPS、SPARC和X86等指令集架构,发现这些指令集不仅越来越复杂
瑶光守护者
·
2024-02-14 06:07
risc-v
架构
5G
【
RISC
-V DSP设计】基于CEVA DSP架构的指令集分析(二)-函数列表
目录表3-1:定点滤波器功能表3-2:定点快速傅里叶变换(FFT)函数表3-3:定点数学函数表3-4:定点三角函数表3-5:定点向量函数表3-6:定点矩阵函数表3-7:浮点滤波器函数表3-8:浮点快速傅里叶变换(FFT)函数表3-9:浮点数学函数表3-10:浮点三角函数表3-11:浮点向量函数表3-12:浮点矩阵函数本文主要围绕数字信号处理(DSP)中的固定点滤波器函数进行了详细列表展示。这些函数
瑶光守护者
·
2024-02-14 06:07
risc-v
5G
学习
笔记
网络
架构
移动终端CPU、GPU浅析
;CPU、GPU浅析;我们对传统PC市场的CPU如数家珍,英特尔、AM;指令是CPU能听懂的语言,正如人类的语言一样,词;CISC强大高效,
RISC
简洁容易,这本是两个不;英特尔成功的要素之一是向前兼容性
pizi0475
·
2024-02-14 06:37
GPU
硬件相关
【
RISC
-V DSP设计】基于CEVA DSP架构的指令集分析(一)-总体介绍
CEVA-BX1™DSPLibrary功能与特点四、CEVA-BX1™DSPLibrary优势今天开始我们继续对CEVADSP的架构和指令集进行分析,基于对CEVADSP的分析和了解,后续可以进行基于
RISC
-V
瑶光守护者
·
2024-02-14 06:06
risc-v
学习
笔记
网络
架构
计算机指令格式基础,
RISC
-V 指令格式
RISC
-V宗旨——简约
RISC
-V指令集架构(ISA)作为新一代开源指令集架构,是一个最新的、简约的、清晰的、开源的指令集架构。
公幹氣褊
·
2024-02-13 13:20
计算机指令格式基础
risc
-v指令集
lax18,symbol将symbol的地址加载到x[rd]中。lwux19,0x00(x18)无符号字加载(LoadWord,Unsigned),从地址x18+0x00读取四个字节,零扩展后写入x19。bnezx19,pass如果x19不等于0,走pass分支;若是x19=0,则继续执行。lix19,0x01swx19,0x00(x18)x.dcbstx0,x18 将0x01写入x19寄存器;x
狮子座硅农(Leo ICer)
·
2024-02-12 23:26
芯片设计
risc-v
使用 C++23 从零实现
RISC
-V 模拟器(1):最简CPU
本节实现一个最简的CPU,最终能够解析add和addi两个指令。如果对计算机组成原理已经有所了解可以跳过下面的内容直接看代码实现。完整代码在这个分支:lab1-cpu-add,本章节尾有运行的具体指令。1.冯诺依曼结构冯·诺依曼结构是现代计算机体系结构的基础,由约翰·冯·诺依曼在1945年提出。这种结构也称为冯·诺依曼体系结构,其核心特点是将程序指令和数据存储在同一个读写存储器(内存)中,计算机的
everystep_
·
2024-02-12 17:57
c++23
risc-v
使用 C++23 从零实现
RISC
-V 模拟器(2):内存和总线
内存和总线上一部分将内存全部放到了CPU里面,总线的概念是隐含着的。这一部分将内存拆分出来,再引入总线的概念,CPU通过总线连接内存。完整代码可以查看这个分支:https://github.com/weijiew/crvemu/tree/lab2-memory实际上可以直接看代码,文章作为补充,这部分内容很简单。后续内容并没有完全将代码的所有修改列出来,建议快速浏览下面的内容有一个整体的认识后再结
everystep_
·
2024-02-12 17:57
c++23
risc-v
使用 C++23 从零实现
RISC
-V 模拟器
使用C++23从零实现
RISC
-V模拟器使用C++23从零实现的
RISC
-V模拟器,最终的模拟器可以运行xv6操作系统。
everystep_
·
2024-02-12 17:27
c++23
risc-v
使用 C++23 从零实现
RISC
-V 模拟器(3):指令解析
指令解析这章内容进一解析更多的指令,此外将解析指令的过程拆分为一个单独的类,采用表格驱动的方式,将数据和逻辑分离,降低了ifelse嵌套层数过多。这部分依旧改动不多,只增加了七个指令。此外代码中细碎的变动没有完全列出来,下面只是主体部分的更新,可以尝试自己动手实现,如果简单抄一遍是没有成长的,总之需要在解决问题中加深印象。可以参考这个分支的代码:https://github.com/weijiew
everystep_
·
2024-02-12 17:25
c++23
risc-v
RISC
-V指令集之RV32I
RISC
-V指令集之RV32I1RV32I的寄存器2RV32I的指令2.1算术运算指令2.2逻辑运算指令2.3移位运算指令2.4内存读写指令2.5分支与跳转指令本文属于《
RISC
-V指令集基础系列教程》
百里杨
·
2024-02-11 07:49
RISC-V指令集
RISC-V
RISC
-V指令集简介
RISC
-V指令集简介1
RISC
-V介绍2模块化ISA和增量型ISA2.1增量型ISA2.2模块化ISA3
RISC
-V定位4
RISC
-V优点5
RISC
-V缺点本文属于《
RISC
-V指令集基础系列教程》之一
百里杨
·
2024-02-11 07:18
RISC-V指令集
risc-v
RISC
-V指令集基础系列教程
RISC
-V(发音为“risk-five”)是一个基于精简指令集(
RISC
)原则的开源指令集架构(ISA)。
百里杨
·
2024-02-11 07:48
RISC-V指令集
risc-v
RISC-V
嵌入式系统期末复习
2.嵌入式系统特点嵌入式系统中运行的任务是专用而确定的;嵌入式系统都是实时系统,有实时性的要求;系统可靠性要求高(因为使用环境可能很恶劣);具有功耗约束;系统资源紧缺;3.
risc
与cisc区别CISC
ms scholar
·
2024-02-10 18:12
复习
嵌入式
嵌入式Linux开发板各种不同的微处理器架构
这些架构都是精简指令集
RISC
处理器架构。嵌入式Linux开发板的各种微处理器架构主要包括以下几种:ARM架构:ARM架构是使用最广泛的嵌入式系统处理器架构之一,尤其在移动设备领域中占据主导地位。
CC学妹
·
2024-02-07 22:19
笔记
经验分享
Systemstate dump when connection to the instance is not possible (文档 ID 359536.1)
APPLIESTO:OracleServer-EnterpriseEdition-Version:9.2.0.1to10.2.0.2-Release:9.2to10.2Linuxx86HP-UXPA-
RISC
wluckdog
·
2024-02-06 21:15
oracle基础
沁恒 CH32V103 MCU介绍及呼吸灯演示
沁恒微电子于2020年2月24日发布了首款基于
RISC
-V架构,自主设计的
RISC
-V3A处理器内核及其硬件产品——CH32V103系列MCU。
不划水的小王
·
2024-02-06 11:56
mcu
stm32
物联网
c语言
RISC
-V MCU应用教程之ADC
简介CH32V103系列是以青稞V3A处理器为核心的32位通用
RISC
-VMCU,该处理器是基于
RISC
-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。
借过风景
·
2024-02-06 11:54
单片机
risc-v
mcu
RISC
-V MCU 应用教程之ADC(一)
以沁恒
RISC
-VMCUCH32V307VCT6为例,内嵌2个12位的ADC模块,共有多达16和外部通道和2个内部通道。2.ADC引脚CH32V
借过风景
·
2024-02-06 11:24
risc-v
mcu
单片机
CISC&
RISC
? CPU架构有哪些? x86 & ARM?
CISC/
RISC
照例,先抛出几个问题,带着问题来阅读本文,效果会更好。目前市面上有哪些CPU厂商呢?他们所采用的CPU架构又是哪些呢?不同的C
Rob月初
·
2024-02-06 09:28
CPU
CPU
x86
ARM
xv6(
RISC
-V)操作系统源码分析第六节——锁
一、程序并发执行带来的问题及解决方案(一)并发执行带来的问题程序的并发执行提高了程序执行的效率,这是大多数内核所追求的,xv6也是这样。xv6采用两种方式实现程序的并发执行:采用多处理器架构在一个CPU上实现多线程机制xv6采用多处理器架构(硬件系统具有多个CPU独立执行)来实现程序的并发执行。这些CPU共享同一个DRAM,这种共享就带了问题:一个CPU在读取一个数据的同时,另一个CPU正在更新它
MCQSLW
·
2024-02-06 08:05
risc-v
unix
汇编
c语言
xv6(
RISC
-V)操作系统源码分析第一节——操作系统接口
一、内核与进程xv6使用传统形式内核(一个向其他运行中的程序提供服务的特殊程序)。每一个正在运行的程序称为进程,进程拥有自己的指令、数据与栈的内存空间。它们的功能如下:指令:实现程序的运算数据:用于运算过程的变量栈:管理程序的过程调用一个计算机通常有许多进程,但只有一个内核。二、进程调用内核服务的方式——系统调用进程通过调用系统调用来调用内核的服务。系统调用是操作系统接口中的一个调用。系统调用会进
MCQSLW
·
2024-02-06 08:34
risc-v
unix
汇编
vscode
c语言
xv6(
RISC
-V)操作系统源码分析第二节——操作系统组织
一、一个操作系统的基本要求一个操作系统至少需要满足以下三个要求:多路复用进程隔离进程通信(一)多路复用硬件CPU的数量有限,且往往少于同时存在的进程数量。而操作系统需要支持进程的并发执行,所以操作系统应该能使多个进程分时共享计算机的资源。(二)进程隔离一个进程的运行,应当具有一定的独立性,这个独立性指该进程在一定程度上不受其他进程的影响。这可以保证出了bug的程序不会严重影响其他程序的正常运行。(
MCQSLW
·
2024-02-06 08:34
risc-v
c语言
unix
汇编
vscode
xv6(
RISC
-V)操作系统源码分析第三节——地址映射与内存分配
一、xv6页表的作用物理内存指DRAM中的存储单元。物理存储器的一个字节有一个地址,称为物理地址。当指令操作虚拟地址时,分页硬件会将其翻译成物理地址,然后发送给DRAM硬件以读写。而分页硬件操作的核心数据结构就是页表。页表在物理内存中。通过页表机制,xv6为每个进程提供各自私有的地址空间和内存。页表决定了内存地址的含义与物理内存的哪些部分可以被访问。页表提供了一个间接层次,允许xv6实现如下技巧:
MCQSLW
·
2024-02-06 08:34
risc-v
unix
汇编
vscode
xv6(
RISC
-V)操作系统源码分析第五节——中断与设备驱动
一、驱动程序驱动程序是操作系统中管理特定设备的代码,它的功能包括:配置设备相关的硬件控制设备的执行处理设备产生的中断与等待设备I/O的进程进行交互驱动程序会与它所管理的设备并发执行。驱动程序必须了解设备的硬件接口。设备可以产生设备中断,在xv6中,内核中的devintr程序会处理这个中断。许多设备驱动程序会在两个上下文(context)中执行代码。这两个上下文分别是:上半部分(tophalf):在
MCQSLW
·
2024-02-06 08:34
risc-v
unix
汇编
c语言
6.s081 学习实验记录(五)traps
文章目录一、
RISC
-Vassembly简介问题二、Backtrace简介注意实验代码实验结果三、Alarm简介注意实验代码实验结果一、
RISC
-Vassembly简介gitcheckouttraps,
sun_abcd
·
2024-02-06 04:09
个人
学习
unix
tinyriscv verilator分支移植到正点原子达芬奇开发板
前言为了完成自己的毕设,得用OpenOCD作上位机,测试下
RISC
-V的单步调试以及GDB调试等操作,然后看了下tinyriscv-verilator的调试模块支持这些操作,所以来移植下该
雪天鱼
·
2024-02-05 23:23
基于
RISC
-V的GCC内联汇编
内联汇编优化我们为什么需要内联汇编?因为当我们观察编译器优化后的代码,发现仍然存在可以优化的点,就可以通过内联汇编来提高我们代码的性能。通常来说,这经常会运用在实时性较强的代码中,并且与编写纯汇编的.S文件相比,内联汇编更容易维护。1-0是gcc内联汇编的模板。编写内联汇编,需要在asm()内定义你所需要的汇编代码AssemblerTemplate,输入输出操作数(InputOperands,Ou
Jeff-L
·
2024-02-05 19:41
risc-v
数字信号处理
dsp
蜂鸟E203系列——
RISC
-V资料
(可以去某宝或某东去购买)除了开发
RISC
-V指令集,大佬们开发了用于
RISC
-V处理器设计的Chisel语言(ConstructingHar
瓜大三哥
·
2024-02-05 18:58
嵌入式系统(三):ARM 指令汇编(1)
【嵌牛正文】ARM处理器是基于精简指令集计算机(
RISC
)原理设计的,指令集和相关译码机制较为简单。学
莫墨末沫
·
2024-02-05 03:47
RISC
-V MCU 赤菟V307使用蓝牙进行通信
芯片简介赤菟V307(CH32V307VCT6)采用沁恒自研
RISC
-V内核青稞V4F,最高主频144MHz,支持单精度浮点运算(FPU),提供高速USB(480Mbps)接口并内置PHY、千兆以太
快乐摸鱼酱
·
2024-02-03 19:11
嵌入式硬件
【20210326期AI简报】用
RISC
-V微控制器开发难不难?行人搜索AI框架新突破~
导读:本期为AI简报20210326期,将为您带来9条相关新闻,明日朝花节,有时候要冲,有时候也要出去走走~本文一共字,通篇阅读结束需要7~11分钟1.首个无需锚框(Anchor-Free)的行人搜索框架|CVPR2021|CVer、demoimagePaper:https://arxiv.org/abs/2103.11617GIthub:https://github.com/daodaofr/A
RT-Thread物联网操作系统
·
2024-02-03 12:51
人工智能
游戏
计算机视觉
编程语言
深度学习
基于
RISC
-V的CPU支持汽车功能安全
日本知识产权(IP)供应商NSITEXE(电装公司的分拆公司)推出了一种新的基于
RISC
-V的32位通用CPU,该CPU支持汽车应用的ISO26262ASILD级功能安全。
上帝出来见牛魔王
·
2024-02-03 12:20
嵌入式开发
人工智能
自动驾驶
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他