RISC

RISC-V架构——物理内存属性和物理内存保护

1、物理内存属性（PMA：PhysicalMemoryAttributes）（1）系统内存映射包含各种不同属性的地址空间范围，每个地址空间范围支持的操作不一样；（2）物理内存属性一般是在芯片设计阶段就固定下来（大部分芯片不支持软件修改），芯片内存有PAM检测器，PMA检测器会对物理地址权限和属性做检查；2、物理内存保护2.1、物理内存保护的作用（PMP：PhysicalMemoryProtecti
正在起飞的蜗牛·2023-10-24 16:10

RISC-V架构——物理内存保护机制设置函数（pmp_set、pmp_get）解析

1、物理内存保护机制参考博客：《RISC-V架构——物理内存属性和物理内存保护》；2、pmp_set函数源码intpmp_set(unsignedintn,unsignedlongprot,unsignedlongaddr
正在起飞的蜗牛·2023-10-24 16:39

RISC-V SiFive U54内核——中断和异常详解

目录中断中断优先级异常陷阱trap本地中断中断操作中断进入和退出中断控制和状态寄存器MachineStatusRegister(mstatus)MachineTrapVector(mtvec)MachineInterruptEnable(mie)MachineInterruptPending(mip)特权模式中断DelegationRegisters(midelegandmedeleg)Super
嵌入式Linux充电站·2023-10-24 16:38

玄铁C910内存管理与地址转换技术

玄铁C910内存管理与地址转换技术玄铁C910简介C910兼容RISC-V架构，采用12级超标量流水线，针对算术运算、内存访问以及多核同步等方面进行了优化，同时标配内存管理单元，可运行Linux等操作系统
df12138·2023-10-24 16:37

玄铁C906——物理内存保护（PMP）介绍

1、前言（1）本文描述的是玄铁C906的物理内存保护机制的实现中，与RISC-V架构手册中完整PMP机制的差异部分；（2）RISC-V架构的PMP机制，参考博客：《RISC-V架构——物理内存属性和物理内存保护
正在起飞的蜗牛·2023-10-24 16:06

【2021集创赛】Digilent杯二等奖：基于FPGA的动态视觉感知融合的运动目标检测系统

杯赛题目：Diligent杯：基于FPGA开源软核的硬件加速智能平台参赛组别：A组设计任务：利用业界主流软核处理器(仅限于Cortex-M系列及RISC-V系列)在限定的DIGILENT官方FPGA平台上构建
极术社区·2023-10-24 11:10

指令流水线与超标量处理器

RISC和CISC现代的通用处理器从指令集方面可分为精简指令集RISC和复杂指令集CISC。最初的处理器都是使用CISC指令集，力求在一条指令内完成很多事情，并用很多指令覆盖到各种各样的操作。
rebekk·2023-10-22 18:27

【嵌入式系统】第二章 ARM体系结构

ARM体系结构1ARM微处理器概述1.1ARM（AdvancedRISCMachines）特点：处理器系列1.2ARM的流水线模式ARM7采用三级流水线的冯诺依曼结构ARM9采用五级流水线的哈佛结构1.3RISC
nebois·2023-10-22 18:25

Ci2454/CI2451国产2.4GHz无线收发8位MCU玩具遥控SoC芯片

Ci2454是集成无线收发器和8位RISC（精简指令集）MCU的SOC芯片。无线收发器特性：●工作在2.4GHzISM频段。●调制方式：GFSK/FSK。
dnsj5343·2023-10-21 18:01

CI2451——集成无线收发器和 8 位 RISC （精简指令集）MCU 的 SOC 芯 片

Ci2451是一款集成无线收发器和8位RISC（精简指令集）MCU的SOC芯片。无线收发器特性:工作在2.4GHzISM频段调制方式：GFSK/FSK数据速率：2Mbps/1Mbps/250Kbps。
一朵小花儿~·2023-10-21 18:58

国产低功耗MCU芯片：Si24R03

Si24R03集成了基于RISC-V核的低功耗MCU和工作在2.4GHzISM频段的无线收发器模块，是一款高度集成的低功耗SOC片。
YHPsophie·2023-10-21 18:27

CI2454 2.4g无线MCU芯片应用

Ci2454集成MCU芯片|Ci2454是一款集成无线收发器和8位RISC（精简指令集）MCU的SOC芯片。
YHPsophie·2023-10-21 18:25

RISC-V声名鹊起，究竟为何？

近期，高通、恩智浦、Nordic、博世和英飞凌等宣布联手组建一家芯片新公司，目标是通过支持下一代硬件开发而推动RISC-V在全球范围内实现。
美格智能·2023-10-21 13:16

Milk-V Duo快速上手

前言（1）此系列文章是跟着汪辰老师的RISC-V课程所记录的学习笔记。
风正豪·2023-10-21 04:20

DatenLord前沿技术分享 No.36

在本周的前沿技术分享中，我们邀请到了姚永斌，来为大家分享ARM架构的变迁以及对RISC-V的启示。01、演讲题目以ARM为镜的RISC-V02、演讲时间2023年10月8
达坦科技DatenLord·2023-10-21 03:32

Codasip发布适用于定制计算的700系列RISC-V处理器产品

德国慕尼黑，2023年10月17日——RISC-V定制计算领域的领导者Codasip®今日宣布：推出一款全新的、高度可配置的RISC-V基准性处理器系列，以实现无限创新。
电子科技圈·2023-10-20 10:01

2022年下半年 软件设计师 上午试卷（前21题）

以下关于RISC（精简指令集计算机）特点的叙述中，错误的是（1）。
STATICHIT静砸·2023-10-20 01:28

聚观早报 | 荣耀Play8T上市；阿芙“超级品牌日”上线

【聚观365】10月19日消息荣耀Play8T上市阿芙“超级品牌日”上线特斯拉家庭充电服务包更新TikTokShop印尼站关停高通与谷歌合作开发RISC-V芯片荣耀Play8T上市3月28日，荣耀推出了荣耀
聚观365·2023-10-19 16:43

计组高分笔记：【04】指令系统 「指令格式与分类 | CISC、RISC | 直接寻址 | 间接寻址 | 寄存器寻址 | 隐式寻址 | 立即寻址| 基址寻址 | 变址寻址 | 相对寻址 | 堆栈寻址」

文章目录1.指令格式1.1指令的基本概念1.2指令的分类1.2.1按地址码（操作数）长度/数目分类1.2.2按指令的长度分类1.2.3按操作码长度分类1.2.4按操作类型分类1.3扩展操作码指令1.3.1扩展操作码的组成1.3.2扩展操作码的设计2.指令的寻址方式2.1指令寻址和数据寻址2.1.1指令寻址(通过PC)2.1.2数据寻址2.1.2.1直接寻址2.1.2.2间接寻址2.1.2.3寄存器
ElegantCodingWH·2023-10-19 14:48

数据库工程师考点2023

目录第1章计算机系统知识1.1计算机硬件基础知识11.1.1中央处理单元11.1.2存储器41.1.3总线71.1.4输入输出控制101.2计算机体系结构141.2.1CISC和RISC……151.2.2
德鲁比二世·2023-10-19 07:21

CPU设计——Triumph core

1.立帜该CPU是鄙人自行设计的一款基于RISC-V的处理器。
KGback·2023-10-19 02:47

软设——刷题强化

在开头先说一下本专栏的计划：打算通过讲练结合的方式，简单介绍一下知识点，然后结合典例巩固强化计算机基础RISC(精简指令集)主要特点如下：①指令数量少②指令的寻址方式少③指令长度固定，指令格式种类少④以硬布线逻辑控制为主
撸码的xiao摩羯·2023-10-18 20:27

软件设计师

文章目录计算机组成与体系结构数据的表示进制转换原码、反码、补码、移码浮点数计算机结构Flynn分类法CISC与RISC流水线技术存储系统存储结构cache局部性原理内存磁盘结构总线系统可靠性校验码检错与纠错循环冗余校验码
豆苗子·2023-10-17 20:29

RISC-V SiFive U54内核——PMP物理内存保护

目录PMP简介PMP功能描述PMP区域锁定PMP寄存器PMP和PMAPMP配置PMP和PagingPMP限制没有PMP保护的区域的行为PMP保护区的缓存刷新行为PMP用于保护物理内存，例如在opensbi启动时，会将自己所占内存部分用PMP保护起来，不让其他程序访问。PMP简介机器模式是最高权限级别，默认情况下在设备的整个内存映射中具有读取、写入和执行权限。但是，机器模式以下的特权级别对设备内存映
嵌入式Linux充电站·2023-10-17 16:13

RIAC-V架构开发——CSR指令访问控制与状态寄存器的两种方式（寄存器名字、寄存器编号）

1、CSR指令介绍（1）CSR，即ControlandStatusRegister，控制与状态寄存器，属于CPU自带的一类寄存器，csr寄存器采用12bit编码，共支持4096个csr寄存器，其中RISC-V
正在起飞的蜗牛·2023-10-17 09:08

RIAC-V架构开发——ecall函数调用分析

1、sbi_ecall函数功能（1）sbi_ecall函数是内核调用SBI的接口，在RISC-V架构中定义了SBI规范，内核通过ecall指令来调用SBI接口进而操作硬件；（2）SBI规范参考官网文档《
正在起飞的蜗牛·2023-10-17 09:07

01-ESP8266 NodeMCU 物联网开发初识

ESP8266芯片的技术特性处理器：L10632位RISC微处理器内核，基于以80或160M
盐池虾·2023-10-16 05:18

【CO101】计算机组成原理笔记2 —— MIPS指令转机器码

好玩的项目尽在GitHub文章目录RISC与CISCMIPS指令类型RType（Register）IType（Immediate）MType（Memory）BType（Branch）JType（Jump
YY同学Serendipity·2023-10-16 04:54

RISCV学习（2）玄铁C910处理器体验

1、开发板介绍LicheePi4A是基于LicheeModule4A核心板的高性能RISC-VLinux开发板。
张一西·2023-10-16 01:55

20231008-20231013 读书笔记

寄存器组和内部总线等部件组成功能：程序控制、操作控制、时间控制、数据处理运算器：ALU、AC、DR、PSW控制器：IR、PC、AR、ID校验码：码距、奇偶校验码、CRC指令系统：操作数+操作码（取-分析-执行）CISC/RISC
韧小钊·2023-10-16 01:51

不存在开发板或没有链接_手把手教你搭建织女星开发板RISC-V开发环境

前言Windows环境下搭建基于Eclipse+RISC-Vgcc编译器的RISC-V开发环境，配合openocd调试软件，可以实现RISC-V内核程序的编译、下载和调试。
weixin_39539563·2023-10-15 22:53

MIT6.S081 第一章笔记

6.S081/Fall2020[麻省理工操作系统-2020年秋季]risc-v版本的xv6跑在RISC-V微处理器上，没用x86的指令集理论上，你可以在一个RISC-V计算机上运行XV6，已经有人这么做了
陌养·2023-10-15 08:31

ARM Cortex-M架构基本概念

OverviewArmCortex-M系列处理器为32位RISC（精简指令集）处理器，具有：32-bit寄存器32-bit内部数据通道32-bit总线通道Cortex-m0为ARMv6架构，具有三级流水线结构
blueblue_ya·2023-10-15 01:14

软考中级软件设计师基础整理（1.计算机组成与体系结构）

计算机组成与体系结构学习步骤及分类总结：进制转换码制（原码/反码/补码/移码）浮点数的表示逻辑运算CPU的组成（运算器与控制器）Flynn分类法寻址方式CISC和RISC（CPU指令集）流水线技术计算机层次化存储体系
傅安安·2023-10-15 00:37

RISC-V 特权级架构

特权级别级别的数值越大，特权级越高，掌控硬件的能力越强，在CPU硬件层面，M模式必须存在，其它模式可以不存在执行环境调用ecall，这是一种很特殊的陷入类的指令，相邻两特权级软件之间的接口正是基于这种陷入机制实现的。监督模式二进制接口(SupervisorBinaryInterface,SBI)M模式软件和S模式的内核之间的接口应用程序二进制接口(ApplicationBinaryInterfac
陈序缘·2023-10-14 21:19

C程序汇编成RISC-V汇编代码

实验内容：将一个简单的C程序汇编成RISC-V汇编代码，并逐步分析程序的执行过程，深入理解存储程序计算机和函数调用堆栈框架在执行过程中所起的作用。
青衫客36·2023-10-14 05:35

大家一起从零设计RISC-V处理器（三）之Centos7 搭建RISC-V 32位交叉编译环境（ riscv-gnu-toolchain）

大家可以看这篇文章了解编译相关的知识，写的很不错：交叉编译知识解析（一）——交叉编译和交叉工具链为什么需要搭建RISC-V的交叉编译环境？
芯王国·2023-10-14 05:05

RISCV编译32位仿真环境

/configure--prefix=$RISCV--target=risc
bcyhb·2023-10-14 05:04

risc－v汇编语言输出斐波那契数列前6位数(仅供参考，不一定正确)

.dataarray_A:.word3,5,7,9,11.textlax8,array_A#x8为数组A首地址，x9=&A[i]addx9,x8,x0#x9=&A[0]addx10,x0,x0#nextTerm=0addx11,x0,x0#i=0addix13,x0,6#循环次数addix14,x0,1#x14为t1addix15,x0,1#x15为t2Loop:bgex11,x13,Done#i
不秃头继续学·2023-10-14 05:34

实训——RISC-V 汇编语言实践

RISC-V汇编语言实践，待持续更新RISC-V指令集架构指令格式实训赋值语句移位运算结构控制语句条件判断示例C语言程序1示例C语言程序2循环示例C语言程序1示例C语言程序2子程序调用（被调用方被调用方调用方完整汇编语言程序设计示例
Usual 清清·2023-10-14 05:03

学习开发一个RISC-V上的操作系统（汪辰老师） — 一次RV32I加法指令的反汇编

前言（1）此系列文章是跟着汪辰老师的RISC-V课程所记录的学习笔记。
风正豪·2023-10-13 15:57

【RISC-V操作系统】从零开始写一个操作系统（五）RISCV汇编语言编程

1.risc汇编规则（gnu版本）不同的汇编器可能规则不同。我们使用GNU工具链。一个汇编程序(.s/.S)由多条语句组成（statement）。
IOT.FIVE.NO.1·2023-10-13 15:25

学习开发一个RISC-V上的操作系统（汪辰老师） — 01-helloRVOS程序讲解

前言（1）此系列文章是跟着汪辰老师的RISC-V课程所记录的学习笔记。
风正豪·2023-10-13 15:51

RISC-V单周期处理器设计（寄存器堆设计）（三）

一、寄存器堆介绍对于RISC-V基础指令集中共包含32个通用寄存器（x0~x31）。
小张爱学习哦·2023-10-13 06:15

RISC-V给我们带来了什么？

来源：内容由半导体行业观察（ID：icbank）编译自semiwiki通常，我们更喜欢把台式机/笔记本电脑的复杂指令集叫做CISC，把智能手机的精简指令集叫做RISC。
Imagination官方博客·2023-10-13 06:45

RISC-V生态架构浅析(认识RISC-V)

原文：https://my.oschina.net/davidzhang/blog/3077126RISC-V生态架构浅析前言RISC-V最近越来越多的出现在科技新闻中，大量的公司加入到RISC-V研究和生产中
jacksong2021·2023-10-13 06:45

单周期RISC-V架构CPU的设计---设计篇

目录一、模块设计1、pc_reg.v1.1、功能说明1.2、整体框图1.3、接口列表1.4、内部信号说明1.5、关键电路2、id.v2.1、功能说明2.2、整体框图2.3、接口列表2.4、内部信号说明2.5、关键电路3、alu.v3.1、功能说明3.2、整体框图3.3、接口列表3.4、内部信号说明3.5、关键电路4、mem.v4.1、功能说明4.2、整体框图4.3、接口列表4.4、内部信号说明4.
ICer_freshman·2023-10-13 06:13

RISC-V特权级寄存器及指令文档

RISC-V特权级寄存器及指令文档M态寄存器1.ISA寄存器misa（read-write）base域：1.编码了内部支持的ISA宽度.2.当重置时，总是设置为支持的最宽ISAextensions域：功能
CookPandar·2023-10-13 06:12

8.2 自制操作系统: risc-v Machine寄存器说明mstatus和mstatush

机器模式下的CSRs寄存器名字全称权限功能描述misaMachineISARegistermisaWARLread-write描述支持ISAmvendoridMachineVendorIDRegister32-bitread-only描述JEDEC制造商ID
byd yes·2023-10-13 06:42

RISC-V 架构寄存器规范

a0-a7（x10-x17）调用者保存，用来传递输入参数。其中的a0和a1还用来保存返回值t0-6(x5-x7,x28-x31)调用者保存，作为临时寄存器使用，在被调函数中可以随意使用无需保存s0-s11(x8-x9,x18-x27)被调用者保存，作为临时寄存器使用，被调函数保存后才能在被调函数中使用zero(x0)它恒为零，函数调用不会对它产生影响ra(x1)调用者保存，被调用者函数可能也会调用
陈序缘·2023-10-13 06:41
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他