RISC-V

RISC-V AIA SPEC学习（四）

第五章InterruptsforMachineandSupervisorLevels核心内容1.主要中断类型与默认优先级：定义了机器级别(M-level)和监管者级别(S-level)的标准中断类型（如MEI、SEI、MTI等）。默认优先级规则：本地中断（如软件/定时器）优先级高于外部中断，RAS事件（如低/高优先级错误）具有可配置优先级。2.机器级别中断处理：mtopiCSR：报告当前最高优先级
芯河·2025-05-04 02:23

RISC-V NPU语音转换实战指南：从芯片选型到代码优化

简介RISC-V架构凭借其开源性、模块化和高性能，在AI语音处理领域展现出巨大潜力。
Android洋芋·2025-05-02 09:14

《RISC-V CPU 处理器设计（上）》第2章——RISC-V架构之魂

2.1简单就是美——RISC-V架构的设计理念2.1.1无病一身轻——架构的篇幅1.关于RISC-V架构的文档可以到此网址下载https://riscv.org/technical/specifications
真学不来一点·2025-05-01 03:01

RISC-V学习资料——《RISC-V开放架构设计之道 The RISC-V Reader》

RISC-V学习资料——《RISC-V开放架构设计之道TheRISC-VReader》【下载地址】RISC-V学习资料RISC-V开放架构设计之道TheRISC-VReader《RISC-V开放架构设计之道
诸英定·2025-04-29 21:02

RISC-V学习资料——《RISC-V开放架构设计之道 The RISC-V Reader》——架构学习的绝佳选择...

RISC-V学习资料——《RISC-V开放架构设计之道TheRISC-VReader》——架构学习的绝佳选择【下载地址】RISC-V学习资料RISC-V开放架构设计之道TheRISC-VReader《RISC-V
岑婵泉Polly·2025-04-29 20:29

给risc-v标准内核适配freertos-kernel

描述PS：自从freertos被亚马逊收购后添加了大量的云服务的支持，所以下面称呼为freertos-kernel.特指项目地址:https://github.com/FreeRTOS/FreeRTOS-Kernel说点肺话为什么不叫移植freertos-kernel呢？因为从下面freertos-kernel的发布历史可以看到，freertos内核从FreeRTOSV10.1.1andFreeR
xunxiaohui·2025-04-28 06:36

RISC-V MCU移植RTOS系列教程（三）

接着以WCH沁恒微电子的赤菟V103（CH32V103）和赤菟V307（CH32V307）两款RISC-V内核单片机来详细说下针对RISC-V平台，移植实时操作系统的注意点。
Zhu_zzzzzz·2025-04-28 05:31

RISC-V MCU移植RTOS系列教程（二）

接着以WCH沁恒微电子的赤菟V103（CH32V103）和赤菟V307（CH32V307）两款RISC-V内核芯片来详细说下针对RISC-V平台，移植实时操作系统的注意点。
借过风景·2025-04-28 05:01

关于嵌入式微架构算法平台的系统性开发指南，结合RISC-V定制指令集、硬件加速单元和实时操作系统(RTOS)的创新设计

以下是关于嵌入式微架构算法平台的系统性开发指南，结合RISC-V定制指令集、硬件加速单元和实时操作系统(RTOS)的创新设计：一、平台核心设计目标能效比优化：实现μW/MHz级功耗控制实时响应：硬实时任务延迟
预见技术·2025-04-28 05:00

面向高性能运动控制的MCU：架构创新、算法优化与应用分析

该MCU以32位RISC-V指令集为基础，融合高主频、大容量存储及丰富外设等特性，为复杂运动控制场景提供精准高效的解决方案，有力推动相关技术发展与产业升级。一、引言运动控制技术是实现现代
国科安芯·2025-04-26 09:54

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-26 09:18

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-26 01:38

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-25 21:34

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-25 17:56

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-25 17:55

FET113i-S核心板已支持RISC-V，打造国产化降本的更优解

作为一款拥有A7核+RISC-V核+DSP核的多核异构架构芯片，全志科技于近期释放了T113-i的RISC-V核（玄铁C906）资料，飞凌嵌入式也快速进行了适配。1.什么是RISC-V？
·2025-04-25 12:37

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-24 19:14

部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-24 19:13

‌RISC-V架构低功耗微控制器指令集特性解析‌

RISC-V架构的低功耗微控制器基于开源指令集架构，无需支付专利授权费用，开发者可自由调整底层指令集结构以适应不同需求。
WINTEC亿胜盈科sophie·2025-04-24 12:11

面向高可靠场景的RISC-V低功耗MCU硬件安全设计

该RISC-V架构的低功耗MCU通过多项硬件级安全技术满足工业控制、汽车电子及物联网等领域对可靠性与安全性的需求。
WINTEC亿胜盈科sophie·2025-04-24 12:11

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-23 00:51

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-22 19:07

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-22 15:30

轻松点亮 RISC-V 开发板部署之路

此次成果是在《快讯|openGauss6.0.0登陆RISC-V架构》的基础上，由中国科学院软件研究所PLCT实验室的张松松主导完成。在移植工作中，张松松添加了一些关键补丁，目前正积极推动将这些补丁
openGauss社区·2025-04-21 13:50

[手搓 RISC-V 高性能模拟器]笔记一

第一课主要是描述环境搭建，以及rvemu效果演示我使用docker搭建了一个实验环境，其中使用了clang-15，根据老师的测试，比系统默认的版本是10要快。使用方法如下：下载Ubuntu22.04，并运行container执行脚本dockerpullubuntu:22.04dockerrun-it-v:--namebuild.shdockerexec-itbin/bashbuild.sh#!/b
lbai7134·2025-04-21 12:43

Bitcoin部署到openEuler RISC-V

Bitcoin项目源码是用C++写的，我对C++以及它的编译工具又比较熟悉，这次我尝试了在openEulerRISC-V24.09上面部署Bitcoin。网上编译Bitcoin源码的很多都是以前旧版的，旧版编译是用automake之类的工具，但是在最新版只需要用cmake就行，两者的部署方式不相同，我分别记录一下。最新版：  把项目拉下来之后，因为有比较多的依赖没有下载，于是只能边跑边看看缺什么，
·2025-04-21 00:25

Bitcoin部署到openEuler RISC-V

自从新的生产范式诞生以来，我的工作中多了一项新身份——提示工程师。在不同的大语言模型之间穿梭，寻求同频共振，研究了各种提示词范式，从few-shot、COT、self-consistency到动态提示词轮番尝试。曾经还装了一把x给公司做了个提示词工程的培训，尝试把写提示词的痛苦幸福转接给大家。然而，周旋了一段时间后我发现，人和大模型之间依然有语言壁垒——真是君不识我，我亦不识君。咱们平时其实还是国
·2025-04-21 00:55

What is RISC-V?

WhatisRISC-V?RISC-Visanopenandfreeinstructionsetarchitecture(ISA)thatformsthebasisfordesigningcomputerprocessors,microcontrollers,andotherhardwarecomponents.Itstandsoutforitsopennature,modularity,ands
思尔芯S2C·2025-04-19 03:07

OneOS物联网操作系统：适用于多种物联网设备，提供轻量级、高性能的操作系统解决方案

OneOS支持ARMCortex-M/R/A、MIPS、RISC-V等多种主流CPU架构，并兼容POSIX、CMSIS等标准接口，为开发者提供了广泛的硬件选择和灵活的编程环境。
阿尔法星球·2025-04-17 20:12

CVA6 RISC-V CPU 开源项目教程

它完全实现了64位RISC-V指令集，
郁虹宝Lucille·2025-04-12 19:09

CVA6 RISC-V CPU 开源项目安装与配置指南

CVA6RISC-VCPU开源项目安装与配置指南cva6TheCORE-VCVA6isanApplicationclass6-stageRISC-VCPUcapableofbootingLinux项目地址:https://gitcode.com/gh_mirrors/cv/cva61.项目基础介绍CVA6是一个开源的RISC-VCPU设计，它是一款六级流水线、单发射、顺序执行的CPU，支持64位R
滑思眉Philip·2025-04-12 19:39

核心之核：开源界的新星——Core-V系列RISC-V处理器

核心之核：开源界的新星——Core-V系列RISC-V处理器去发现同类优质开源项目:https://gitcode.com/项目介绍在开源硬件的璀璨星空中，OpenHWGroup推出了一个激动人心的项目
秋玥多·2025-04-12 19:39

deepin Linux 系统上交叉编译 ARM 架构浏览器

随着国产信创系统的逐步发展，越来越多的设备采用了非x86架构的CPU，如ARM、龙芯、申威和RISC-V等。其中，ARM架构的市场份额最高，主要厂商包括飞腾和华为麒麟。
云水木石·2025-04-12 14:31

Zephyr与Linux核心区别及适用领域分析

一、核心定位与目标场景特性ZephyrRTOSLinux目标领域物联网终端、实时控制系统（资源受限设备）服务器、桌面系统、复杂嵌入式设备（如路由器）典型硬件MCU（ARMCortex-M,RISC-V）
march_birds·2025-04-09 22:31

【RISC-V CPU debug 专栏 2 -- Debug Module (DM), non-ISA】

DebugModuleInterfaceSignals请求信号响应信号信号流程ResetControl复位控制方法全局复位(`ndmreset`)Hart复位(`hartreset`)复位过程其他重要细节调试模块（DM）功能RISC-V
主公讲 ARM·2025-04-06 15:37

RISC-V debug专栏1 --- Introduction

平台：由一个或多个组件组成的单个集成电路，这些组件可能是RISC-V核心或其他功能模块，通常都连接到单个系统总线。单个RISC-V核心包含一个或多个硬件线程（harts）。DXLEN
Hug Freedom.·2025-04-06 15:35

[CH32] RISC-V汇编指令解释

1、原因发现串口初始化了，但是debug的时候串口外设寄存器值都是02、RISC-V汇编指令解释指令含义加载/存储指令指令功能描述lw(LoadWord)从内存加载一个字(32位)到寄存器lb(LoadByte
古希腊掌握嵌入式的神·2025-04-06 15:02

《Linux内存管理：实验驱动的深度探索》【附录】【实验环境搭建 1】【Qemu 运行 linux 6.0.9】

1.QEMU提供ARM64硬件模拟QEMU是一个强大的开源虚拟化/仿真工具，支持多种CPU架构（如x86、ARM、RISC-V等）。
奔跑吧 android·2025-04-05 12:35

基于RISC-V的HSM方案

安全之安全(security²)博客目录导读本篇博客，我们聚焦RISC-V2024中国峰会上RISC-V的一个HSM（HardwareSecurityModule）实现方案，来自芯来科技王松老师。
安全二次方·2025-04-05 11:53

刚毕业的大学生从事嵌入式技能列表

微控制器（MCU）架构：熟悉ARMCortex-M/A系列、RISC-V等常见内核，了解寄存器配置、时钟系统、
froxy·2025-04-04 17:33

RISC-V AIA学习3---APLIC第三部分

1.ResetAPLIC复位后，其所有状态都变得有效且一致，但以下情况除外：a.每个中断域的domaincfg寄存器；b.可能是machine-levelinterruptdomain的MSI地址配置寄存器；c.每个中断域的genmsi寄存器的Busy位（如果存在）。以上这几种情况，在APLIC复位后，需要根据这些寄存器的具体定义来确定。不管APLIC其他部分的状态怎么变，这几个特定的寄存器或寄存
Hug Freedom.·2025-04-03 14:03

Risc-V学习日记04

Risc-V学习日记04Day11交叉编译{构建(build)系统主机(host)系统目标(targt)系统}本地编译：build==host==target交叉编译:build==host!
YH-MRyrz·2025-04-03 13:30

Risc-V学习日记07

Risc-V学习日记07Day15//发现作业涉及的知识是下一个视频里的mdexercise_5_1b3059500009505b3(小端序)计算器(程序员)：9505b3009505b300000000
YH-MRyrz·2025-04-03 13:30

RISC-V 向量模式与非向量模式 fence io差异总结

前言最近使用国产MCUHPMICRO中读到中断章节，发现向量模式和非向量模式在允许中断嵌套的情况下，对全局中断的开启时机，以及fenceio的操作有许多不同；这里的差异在读完um后依旧非常困惑，因此记录本人理解各个要点的过程，供大家参考；再次补充说明，本文仅仅针对trap中的外部中断进行讨论中断流程先贴上一张Andes手册中的外部中断流程图概括一下向量模式中断在向量模式中，每个中断源都有一个专门的
ChenX的打工日记·2025-04-03 13:29

RISC-V ISA Simulator系列之fesvr＜5＞

深入解析FESVR（Front-EndServer）url:https://github.com/riscv/riscv-isa-sim.gitcommid:fcbdbe7946079650d0e656fa3d353e3f652d471f目录FESVR概述FESVR代码结构分析ELF加载机制在RISC-VISASimulator系列之fesvr＜1-4＞中我们已经完成了1.FESVR概述2.FES
CDerL·2025-04-02 07:33

RISC-V ISA Simulator系列之fesvr＜3＞

深入解析FESVR（Front-EndServer）url:https://github.com/riscv/riscv-isa-sim.gitcommid:fcbdbe7946079650d0e656fa3d353e3f652d471f目录FESVR概述FESVR代码结构分析ELF加载机制在RISC-VISASimulator系列之fesvr＜1-2＞中我们已经完成了1.FESVR概述2.FES
CDerL·2025-04-02 07:03

自定义汇编语言（Custom Assembly Language） 和 Unix & Git

自定义汇编语言通常指：为特定CPU设计的汇编语言（如x86、ARM、RISC-V）基于虚拟机（VM）的汇编语言（如WebAs
Naomi521·2025-04-02 00:42

RISC-V AIA学习3---APLIC 第一部分

APLIC是RISC-V架构中升级版的中断控制器，专门处理通过物理线路（而非电子消息）传递的硬件中断。就像传统邮局处理实体信件，APLIC负责处理这类“实体中断信号”。
Hug Freedom.·2025-03-31 07:19

RISC-V ISA Simulator系列之fesvr＜1＞

深入解析FESVR（Front-EndServer）url:https://github.com/riscv/riscv-isa-sim.gitcommid:fcbdbe7946079650d0e656fa3d353e3f652d471f目录FESVR概述FESVR代码结构分析ELF加载机制系统调用处理HTIF（Host-TargetInterface）FESVR设备模拟调试与扩展1.FESVR概
CDerL·2025-03-31 07:47

cpu架构（x86、ARM、RISC-V、MIPS、loongarch）

引言CPU架构（也称为处理器架构）是指计算机处理器的设计和组织结构。不同的CPU架构由不同的指令集架构和执行方式组成，影响了其性能、功耗、兼容性和适用场景。同时不同的CPU架构适用于不同的场景和需求，在选择CPU时，需要考虑到性能、功耗、成本和应用兼容性等因素。随着技术的发展和创新，新的CPU架构不断涌现，推动着计算机领域的发展和进步。架构汇总序号架构特点代表性厂商运营机构发明时间1x86性能高、
啊略略wxx·2025-03-28 07:58
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他