FPGA专栏_verilog 第13页

全能产品经理的进阶之路：从原型设计到全流程交付的六大核心能力体系

亲爱的小伙伴，如有帮助请订阅专栏！跟着老师每课一练，系统学习Axure交互设计课程！

结构化知识课堂·2025-06-23 07:14

Axure应用交互设计：中继器—整行、条件行、当前行赋值

亲爱的小伙伴，如有帮助请订阅专栏！跟着老师每课一练，系统学习Axure交互设计课程！

结构化知识课堂·2025-06-23 07:42

【已解决】lxml.etree.ParserError: Document is empty

本专栏解决日常生活工作中非快速找到解决方案的问题。

TIM老师·2025-06-23 00:56

实现SystemVerilog动态进程的互斥访问

SystemVerilog标准提供了内置的semaphore类来实现互斥访问，看起来是个不错的解决方案。

iccnewer·2025-06-22 22:09

自定义 Hook：在 Vue3 中复用逻辑

前端开发工程师、技术日更博主、已过CET6阿珊和她的猫_CSDN博客专家、23年度博客之星前端领域TOP1牛客高级专题作者、打造专栏《前端面试必备》、《2024面试高频手撕题》、《前端求职突破计划》蓝桥云课签约作者

阿珊和她的猫·2025-06-22 20:58

`readonly` 与 `shallowReadonly`：Vue3 中的只读响应式对象

前端开发工程师、技术日更博主、已过CET6阿珊和她的猫_CSDN博客专家、23年度博客之星前端领域TOP1牛客高级专题作者、打造专栏《前端面试必备》、《2024面试高频手撕题》、《前端求职突破计划》蓝桥云课签约作者

阿珊和她的猫·2025-06-22 20:58

AnyTXT: 重新定义你的全文搜索体验

Code_流苏(CSDN)（一个喜欢古诗词和编程的Coder）目录一、软件介绍1、AnyTXT2、核心功能二、下载安装1、下载2、安装三、使用方法很高兴你打开了这篇博客，更多好用的软件工具，请关注我、订阅专栏

Code_流苏·2025-06-22 20:57

Docker 入门到精通专栏(3.2.3)--Docker Swarm：服务发现与负载均衡

目录DockerSwarm：服务发现与负载均衡1.服务发现（ServiceDiscovery）1.1内置DNS服务发现1.2动态DNS更新1.3多任务实例的支持1.4自定义DNS搜索域2.负载均衡（LoadBalancing）2.1内置负载均衡2.2负载均衡算法2.3端口映射与负载均衡2.4内部负载均衡2.5反向代理与外部负载均衡3.服务发现与负载均衡的最佳实践4.总结DockerSwarm：服务

xiaoheshang_123·2025-06-22 19:20

AI会让我们变“笨“吗？MIT重磅研究敲响的警钟

结语：选择权在我们手中攻城狮7号：个人主页个人专栏:《AI前沿

攻城狮7号·2025-06-22 18:17

【Python办公】实现企业看板(附完整版代码)-python+plotly+streamlit

目录专栏导读背景介绍库的安装看板功能概览核心文件关键指标展示丰富的图表类型交互式功能用户体验使用建议代码运行完整代码总结专栏导读欢迎来到Python办公自动化专栏—Python处理办公问题，解放您的双手

小庄-Python办公·2025-06-22 17:41

【Python】Python办公自动化需要你了解什么？会什么？

目录专栏导读背景介绍1.核心语法基础2.常用内置模块二、办公自动化专用库1.文件处理三剑客2.Excel自动化3.Word文档处理4.PDF处理5.邮件自动化三、进阶技能要求1.正则表达式2.数据处理与分析

·2025-06-22 17:37

AI时代的弯道超车之第五章：实用AI工具箱

李尚龙倾力打造——《AI时代的弯道超车：用人工智能逆袭人生》专栏，带你系统掌握AI知识，从入门到实战，全方位提升认知与竞争力！

Hebron_Deb·2025-06-22 15:23

AI时代的弯道超车之第九章：AI如何改变传统教育模式

李尚龙倾力打造——《AI时代的弯道超车：用人工智能逆袭人生》专栏，带你系统掌握AI知识，从入门到实战，全方位提升认知与竞争力！

Hebron_Deb·2025-06-22 15:23

深入比较Python数据可视化库：Bokeh与Altair（项目实战）

本文已收录于《Python超入门指南全册》本专栏专门针对零基础和需要进阶提升的同学所准备的一套完整教学，从基础到精通不断进阶深入，后续还有实战项目，轻松应对面试，专栏订阅地址：https://blog.csdn.net

程序员Gloria·2025-06-22 14:49

Node.js特训专栏-实战进阶：5. Express路由系统设计与优化

欢迎来到Node.js实战专栏！在这里，每一行代码都是解锁高性能应用的钥匙，让我们一起开启Node.js的奇妙开发之旅！

爱分享的程序员·2025-06-22 11:02

Node.js升级工具n

提示：“奔跑吧邓邓子”的高效运维专栏聚焦于各类运维场景中的实际操作与问题解决。

奔跑吧邓邓子·2025-06-22 11:01

面试问答总结之并发编程

文章目录个人主页：信计2102罗铠威JavaEE系列专栏前言：多线程的优点、缺点并发编程的核心问题：不可见性、乱序性、非原子性不可见性乱序性非原子性JMM（java内存模型）volatile关键字：保证可见性

信计2102罗铠威·2025-06-22 08:12

ProtoBuf：proto3 语法详解

个人主页：Zfox_系列专栏：ProtoBuf在语法详解部分，依旧使⽤项⽬推进的⽅式完成讲解。

Zfox_·2025-06-22 08:37

程序员去二线城市养老，到底需要准备多少钱？

专栏导航：码农阿豪系列专栏导航面试专栏：收集了java相关高频面试题，面试实战总结️Spring5系列专栏：整理了Spring5重要知识点与

码农阿豪@新空间·2025-06-22 07:30

Android Studio 修改 JDK 版本的方法

提示：“奔跑吧邓邓子”的必备核心技能专栏聚焦计算机技术与职场场景，拆解程序员、产品经理等技术从业者的核心能力图谱。

奔跑吧邓邓子·2025-06-22 03:36

【华为OD机考真题】- 员工派遣(C&D卷)（Java）

本文收录于「2025华为OD机试真题(Java版)」专栏，手把手带你零基础教学华为OD机试。

bug菌¹·2025-06-22 01:27

FPGA基础 -- Verilog 的值变转储文件（VCD：Value Change Dump）

Verilog的“值变转储文件（VCD：ValueChangeDump）”，这是一项在仿真调试中至关重要的技术，可以帮助你“看见”RTL中每个信号随时间的变化过程。

sz66cm·2025-06-22 01:27

FPGA基础 -- Verilog 的属性（Attributes）

Verilog的属性（Attributes）的系统化培训内容，适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。

sz66cm·2025-06-22 00:24

System-Verilog 实现DE2-115 流水灯

文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL)，它用于设计和验证电子系统，特别是在集成电路(IC

qwert_qqq·2025-06-22 00:23

在 DE2-115 开发板上使用 Chisel 编写流水灯程序

在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：

奈一410·2025-06-22 00:52

实验报告：在DE2-115开发板上使用SystemVerilog编写流水灯程序

在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序，并在DE2-115开发板上进行验证。

追寻自己521·2025-06-22 00:52

深入解读Qwen3技术报告（三）：深入剖析Qwen3模型架构

小爷毛毛（卓寿杰）·2025-06-21 23:18

133：vue+cesium 实现水波纹效果

查看本专栏目录-本文是第133个示例文章目录一、示例效果二、示例简介三、配置方式四、示例源代码（共200行）五、相关API参考一

还是大剑师兰特·2025-06-21 21:04

Android Studio 打 APK 包报错 Invalid keystore format 的解决方法

提示：“奔跑吧邓邓子”的必备核心技能专栏聚焦计算机技术与职场场景，拆解程序员、产品经理等技术从业者的核心能力图谱。

奔跑吧邓邓子·2025-06-21 19:52

C++学习笔记：一维数组与地址、内存、指针的关系

专栏其他文章C++学习笔记：函数指针和回调函数目录前言一、思考一个问题二、一维数组与地址、内存的关系三、数组的本质四、数组名不一定会被解释为地址总结前言临近秋招，正在准备海投智驾开发的相关岗位。

石匠敲击石头的101次.·2025-06-21 18:09

FPGA基础 -- Verilog 共享任务（task）和函数（function）

Verilog中共享任务（task）和函数（function）的详细专业培训，适合具有一定RTL编程经验的工程师深入掌握。

sz66cm·2025-06-21 17:36

Python核心精讲(六)：优雅的控制流——告别冗长循环，拥抱Pythonic之道

欢迎来到我的《Python核心精讲》专栏。在前几章中，我们已经掌握了Python的核心数据结构。今天，我们将探讨如何驾驭它们——Python的控制流。

杨小扩·2025-06-21 15:53

宽带中频10.4G采集卡

板载FPGA具备实时信号处理能力，可以进行大数据量的实时信号处理，这些特性使其成为超宽带信号采集、雷达、复杂电磁环境及无线频谱应用领域进行信号采集和分析的理想工具。

·2025-06-21 14:44

PCIe宽带中频采集回放平台3GS/s 采集14bit 2通道 12.6GS/s回放 16bit 2通道

板载FPGA具备实时信号处理能力，可实现数字下变频DDC、数字滤波、快速傅立叶变换等信号处理算法。提供快速的PCIExpress3.0x8数据传输接口，以及灵活

FPGA_ADDA·2025-06-21 14:44

中频收发卡-采集回放

它具有14bit分辨率、3GS/sAD采样率和12.6GS/sDA更新率，基于XilinxKU060FPGA系列。

FPGA_ADDA·2025-06-21 13:42

「C/C++」C/C++STL篇之 forward_list单向链表容器

✨博客主页何曾参静谧的博客（✅关注、点赞、⭐收藏、转发）全部专栏（专栏会有变化，以最新发布为准）「Win」Windows程序设计「IDE」集成开发环境「定制」定制开发集合「C/C++」C/C++程序设计

何曾参静谧·2025-06-21 12:32

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//

sz66cm·2025-06-21 11:27

第三届全国先进技术成果转化大会成功举办中科亿海微携品亮相

为深入贯彻落实党的二十届三中全会精神，积极响应国家“两重”“两新”“两业”“8+9新产业”经济发展战略，5月16日至18日，中科亿海微携国产FPGA、SiP系统级芯片、SoM模块和专用SoC芯片等核心产品

ehiway·2025-06-21 11:25

中科亿海微SoM模组——AI图像推理解决方案

本文介绍的中科亿海微基于FPGA+SoC架构的通用AI图像推理模组，主要

·2025-06-21 11:55

中科亿海微SoM模组——波控处理软硬一体解决方案

图波控处理板实物图波控处理板硬件由波控处理FPGA模块、角度补偿数据存储模块、电平转换模块、电源模块等关键模块组成。FPGA模块单元，选用中科亿海

ehiway·2025-06-21 11:24

中科亿海微SoM模组——中频信号采集存储卡

数字中频信号采集存储是指利用ADC、FPGA实现对信号进行数字化采集、处理和存储传输的过程。该技术在通信、雷达、无线电等领域具有重要应用。

ehiway·2025-06-21 11:54

中科亿海微SoM模组——FPGA+ARM核心板

FPGA+ARM核心板是基于中科亿海微的EQ6HL45型FPGA芯片开发的高性能核心板，具有处理器丰富、接口丰富、高速大带宽等特点，适合异构平台算法、控制等方面使用。

ehiway·2025-06-21 11:24

西门子PLC ModbusTcp通信访问网关后从站(SCL语言轮询状态机)

西门子PLC的ModbusTcp通信在专栏已有系列文章介绍，所不同的是每个项目的通信需求都略有不同，今天我们以访问网关后的三个从站数据来举例，给出轮询的推荐写法，这里我们利用SCL语音进行编程，方便大家导入导出到自己的项目里使用

RXXW_Dor·2025-06-21 07:31

超高速10G采集卡

特性:单通道和双通道操作单通道10GSPS或双通道5GSPS7GByte/s持续数据传输速率开放式FPGA支持实时DSP脉冲检测固件选项波形平均固件选项特征单通道和双通道工作模式双通道5GSPS，单通道

FPGA_ADDA·2025-06-21 07:30

FPGA中所有tile介绍

FPGA中包含的tile类型，以xinlinx7k为例，可以通过f4pga项目中的原语文件夹查看，主要包含以下这些：以下是您提到的Xilinx7系列FPGA中各种模块的含义及用途：1.BRAM(BlockRAM

aspiretop·2025-06-21 06:26

XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASIC

XCVP1902-2MSEVSVA6865VersalPremiumSoC/ASIC单片FPGA，可提供大容量FPGA逻辑仿真和原型设计目标。

XINVRY-FPGA·2025-06-21 06:24

Xilinx XC7A12T‑1CPG238I Artix‑7 FPGA

XC7A12T‑1CPG238I以其独特的性能与封装组合，成为诸多工程师的首选方案。下面，我们从多个维度对这款芯片做深入剖析。一、产品定位与封装特点XC7A12T‑1CPG238I属于赛灵思（Xilinx）28 nmArtix‑7系列中的入门级型号，其核心目标市场包括：小型嵌入式控制器接口桥接与协议转换设备教育与开发板平台低速数据处理 / 采集系统其CPG238封装（Chip‑ScaleBGA，0

·2025-06-21 06:23

《Python数字信号处理应用》学习笔记——第一章声音和信号

专栏总目录信号代表随着时间变化的量。声音源于空气压力的改变。声音信号代表的是空气压力随着时间的变化。传声器是测量上述变化并产生表示所测声音的电信号的设备。

静候光阴·2025-06-21 03:34

FPGA verliog语言学习日志

1.什么是verilog语言VerilogHDL（HardwareDescriptionLanguage）是一种用于电子系统设计和建模的硬件描述语言。

藏进云的褶皱·2025-06-21 02:34

FPGA基础 -- Verilog语言要素之标识符

一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。

sz66cm·2025-06-21 02:02

推荐频道

FPGA专栏_verilog