AURIX™ TC49x芯片手册中文分享（二）

1、功能模块的特征

• 中央处理器 (CPU)
  • 32位加载存储小端序架构
  • 16位和32位指令，以减少代码大小
  • 单精度和双精度浮点单元（IEEE-754-2019）
  • 虚拟化
  • 时间保护系统允许有时间限制的实时操作
• 非易失性存储器（NVM）
  • 将CPU代码和数据存储在几个具有快速读取访问能力的程序闪存（PFLASH）银行中
  • 将EEPROM数据存储在专用的数据闪存（DFLASH）银行中
  • 安全代码和数据可以存储在具有访问保护的独立银行中，以保护安全CPU
  • 用于微控制器和应用特定配置存储的用户配置块（UCB）
  • 写入和擦除操作包括一个验证操作，以检查操作后已编程和已擦除位的正确单元分布
• 系统资源互连（SRI）
  • 单次和块读写事务（块大小可达8个64位节拍）
  • 支持原子读写事务序列
  • 从SRI主设备到SRI从设备的流水线事务处理
  • 每个SRI从设备都有独立的仲裁器和各自的配置
  • 在SRI主设备与SRI从设备之间传输的所有地址、数据和控制信息上实施错误检测代码（EDC）
• 灵活的外设互连(FRI)
  • 优化以实现高速和高性能
  • 支持多个主设备代理和流水线事务处理
  • 32位地址和32位数据宽度
  • 8位、16位和32位数据传输
  • 支持64位、128位和256位的块传输，具有环绕寻址功能
• 低延迟互连(LLI)
  • 高性能的多地址总线、多数据总线AXI互连架构
  • 符合AMBA AXI4标准
  • 所有主设备和从设备端口均支持32位地址和数据宽度
  • 从PPU到计时器和转换器资源的低延迟访问
• 系统直接内存访问(SDMA)
  • 数据的安全移动
  • 能够在DMA移动数据中检测模式的能力
  • 虚拟化和资源分区以提供免受干扰的自由
  • 多个独立的DMA通道，可以单独编程和调度
  • 多个移动引擎以支持DMA请求的并行服务
• 本地存储单元(LMU)
  • 每个LMU拥有512KiB的SRAM
  • 提供字节、半字（16位）、字（32位）和双字（64位）访问，以及双字突发传输（BTR）类型的BTR2、BTR4和BTR8的突发访问
  • 每个LMU都有16个访问保护单元（APUs）
• 网络安全实时模块（CSRM）
  • 用于非对称公钥密码学（PKC）操作的加速器，包括对RSA（Rivest–Shamir–Adleman）和ECC（椭圆曲线密码学）的支持
  • 支持TRNG、DRNG和HRNG（真随机数生成器、确定性随机数生成器和混合随机数生成器）的随机数生成器（RNG）
  • 网络安全控制单元（CSCU），用于控制调试和固件访问、通信寄存器，以及控制两个设备引脚CSRM1和CSRM2的能力
  • 带有CPUcs启动代码的网络安全只读存储器（CSROM）
• 网络安全卫星（CSS）
  • 支持使用高级加密标准（AES）、SM4算法或ChaCha20算法的各种密码学操作模式
  • 支持所有安全哈希算法（SHA）标准的哈希函数，包括SHA-1、SHA-2和SHA-3，以及MD5（消息摘要）、SM3和Poly1305算法
  • 最多21个通道，每个通道都为不同的密码学任务提供软件接口
  • 支持安全的报文认证码（MAC）验证，并满足最高级别的安全要求：避免错误地报告无效的MAC为有效
  • 集成了一个不可读取的密钥和初始化向量（IV）存储器，该存储器最多可以存储512个128bit的值
• 经典并行处理单元（PPUC）
  • 一种超长指令字（VLIW）向量架构，它将标量指令和向量指令结合在一个指令包中
  • 32位标量处理能力（标量单元）
  • 向量处理能力（向量DSP单元）
  • 具有分散/聚集功能的多扇区L1向量内存