模拟集成电路设计与仿真 : PLL

前情提要

• 此為作者針對 PLL ，進行資料統整，以便日後查詢

原理

• CSDN : divider of PLL
• CSDN : affect of divider for phase noise, spur & jitter reduction
• 知乎 : affect of divider in type 1 & 2 PLL

1. Spur

• EETOP : phase noise V.S. spur

2. Phase Noise<