ZYNQ设计笔记

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

文章目录

  • 前言
  • 一、硬件设计注意事项
    • 1、PS_SRST_B信号
      • a.信号说明
      • b.硬件设计注意事项
    • 2、PS_POR_B 信号
      • a.信号说明
      • b.硬件设计注意事项
    • 3、PS_CLK信号
    • 4、DDR_VRP与DDR_VRN
  • 二、启动方式和MIO控制
    • 1.启动方式
    • 2.其他MIO控制
  • 三、ZYNQ的外设
    • 1、必不可少的外设
    • 2、其它外设(常用的)
  • 四、ZYNQ的MIO管脚定义
  • 五、ZYNQ的上电顺序
    • 1、PS电源
    • 2、PL电源
    • 3、各电源电压
  • 六、HP和HRbank分布
  • 七、VIVADO XDC约束示例


前言

`主要介绍和整理了ZYNQ系列FPGA设计注意事项,以及PS部分如何分配外设等等。
注:该文档主要是针对ZYNQ的PS部分设计,仅个人找的一些资料和自己的理解,可能会有误。


一、硬件设计注意事项

1、PS_SRST_B信号

a.信号说明

系统调试复位,低有效(Debug system reset,active low),按理说应该在上电时强迫给一个复位,但直接上拉不控制也可以正常工作,这是因为下载SDK程序时,勾选“ssystem reset”这个选项,一样会给PS system进行复位;

b.硬件设计注意事项

PS_SRST_B(对应网络 PS-RST) 通过电阻上拉到VCC18 (Bank PS501 对应的电压是 1.8V), 同时连接到JTAG(14PIN) 接口的INIT 管脚上( 场效应管漏极开路OD 门, 参考 xtp185-zc702-s

你可能感兴趣的:(FPGA学习系列,笔记,fpga开发)