Xilinx系FPGA学习笔记（九）DDR3学习

系列文章目录

---

---

前言

这里暂时先只介绍一下IP核配置生成和一些接口信号的含义，后续还需要补很多知识点和实际测试应用

DDR介绍

DDR3 已不是当今主流的 DDR 存储器，市场上的 DDR4和 DDR5 也已经应用广泛。但是 DDR3 存储器作为 RAM 存储器家族发展历程中的一个重要里程碑。

最早是SRAM，由六个晶体管构成，实现1位数据的存储

早期 SRAM 芯片对于晶体管的消耗量是巨大的，影响芯片的成本最大的一个因素就是芯片内部集成的晶体管数量，所以后续进行研发实现了是使用 1 个电容+1 个晶体管的组合，实现 1 位数据的存储。

SDRAM：
如果给电容两端施加电压，电容两端就会形成一个电势差。如果电容里面储存有电荷，那么这两端就会有电压差，此时，我们就可以认为值存储为 1；如果电荷电容器里面没有电压差，则说明该电容内没有储存电荷，那么这个时候我们就认为它存储的数据为 0。