【无标题】采集板设计
设计包含16片AD9680 ADC和Xilinx XC7V690 FPGA的电路板需要解决高速数据接口、电源管理、时钟同步及PCB布局等关键挑战。
**1. 系统架构设计**
#### **核心组件**
- **ADC**: 16片AD9680（双通道14-bit 1GSPS，JESD204B接口）
- **FPGA**: Xilinx XC7V690T-2FFG1761I（含48个GTX收发器，12.5Gbps/通道）
- **接口**: JESD204B Subclass 1（确定性延迟）
**数据流分析**
- 每片AD9680输出双通道1GSPS数据，总数据速率：
\(2 \text{通道} \times 14 \text{位} \times 1\text{GSPS} = 28 \text{Gbps/ADC}\)
16片总速率：\(28 \times 16 = 448 \text{Gbps}\)
- **JESD204B配置优化**：
通过调整参数降低所需GTX通道数：
- **L=8 lanes/ADC**，M=2（转换器数），F=2（帧/多帧），N=14（位/采样）
单通道速率：\(\frac{M \times N \times S}{L \times F} = \frac{2 \times 14 \times 1}{8 \times 2} = 1.75 \text{Gbps/lane}\)
- **总需求**：\(16 \times 8 = 128 \text{ lanes}\) ➜ **超出FPGA GTX数量（48）**
- **调整方案**：
- 使用 **12.5Gbps/lane** 提高单通道速率，减少每ADC的Lanes数。
- 配置为 **L=4 lanes/ADC**，速率提升至 \(3.5 \text{Gbps/lane}\)，总需求 \(16 \times 4 = 64 \text{ lanes}\) ➜ **仍不足**。
- **最终方案**：需使用 **多FPGA或外部聚合芯片**，或更换为更高收发器数量的FPGA（如XCVU13P）。
--- **2. 关键模块设计**
#### **JESD204B接口（假设优化后可行）**
- **FPGA配置**：
- 每个GTX收发器绑定4个Lanes，支持12.5Gbps速率。
- 使用Xilinx JESD204 IP Core实现链路同步与数据解帧。
- **同步时钟**：
- 采用AD9528时钟发生器，提供ADC采样时钟（1GHz）和FPGA参考时钟（156.25MHz）。
- 使用SYSREF信号对齐多器件时序（Subclass 1）。
#### **电源设计**
- **AD9680供电**：
- 模拟电源（AVDD）：1.8V/300mA × 16片 ➜ 需大电流LDO（如LT3045）。
- 数字电源（DVDD）：1.8V/200mA × 16片 ➜ 使用开关电源（TPS54620）。
- **FPGA供电**：
- 核心电压（0.9V）采用多相Buck（如LMZ31530）。
- GTX电源（1.0V/1.8V）使用低噪声LDO（如ADP7182）。
#### **散热设计**
- 估算总功耗：
- AD9680：3W × 16 = 48W
- XC7V690：~30W（满载）
- 总功耗 ≈ 80W ➜ 需强制散热（散热片+风扇）。
---
### **3. PCB设计要点**
- **叠层结构**：12层板（2个信号层、4个电源/地平面）
- 顶层：ADC模拟部分
- 内层：分割数字/模拟电源
- 底层：FPGA及高速布线
- **信号完整性**：
- JESD204B差分对：100Ω阻抗控制，长度匹配±5mil。
- 模拟输入走线：屏蔽+最短路径，避免交叉干扰。
- **电源去耦**：
- 每片AD9680配置10μF钽电容 + 0.1μF陶瓷电容。
- FPGA每Bank部署100nF MLCC阵列。
---
### **4. 调试与验证**
1. **电源测试**：
- 上电前检查短路，逐步启用各电源轨。
- 测量纹波（<50mV）。
2. **JESD204B链路训练**：
- 使用IBERT核测试GTX误码率（目标<1e-15）。
- 验证SYNC~信号同步状态。
3. **数据采集验证**：
- 注入测试信号（如正弦波），通过FPGA逻辑分析仪抓取数据。
---
### **5. 备选方案**
若GTX资源不足：
- **更换FPGA**：Xilinx UltraScale+ XCVU13P（含96个GTY@16Gbps）。
- **外部聚合**：使用DSM3140聚合4路JESD204B到1路40Gbps光纤。
---
### **总结**
该设计需在GTX资源限制下优化JESD配置，并严格把控高速信号与电源完整性。若资源不足，建议升级FPGA或引入外部聚合方案。