寒听雪落
寒听雪落

ZYNQ使用Tri Mode Ethernet MAC千兆网光通信

一，原理

 SFP 接口的 FPGA 开发板可以通过安装 SFP 转 RJ45 模块或者直接通过光纤进行以太网通信。上层协议就是用户实际收发的有效数据部分，而“Tri Mode Ethernet MAC”IP 核负责处理以太网的 MAC，以及通过 GMII 接口和“1G/2.5G Ethernet PCS/PMA or SGMII”IP 的接口 GMII 接口通信。

ZYNQ使用Tri Mode Ethernet MAC千兆网光通信_第1张图片

 2，SFP 信号定义 ：SFP 屏蔽笼插入千兆 SFP 转 RJ45 电口或者光模块。

ZYNQ使用Tri Mode Ethernet MAC千兆网光通信_第2张图片

3，原理图

需要将Tri Mode Ethernet MAC与1G/2.5G Ethernet PCS/PMA or SGMII之间通过GMII接口互联。TriMode Ethernet MAC IP核工作时钟源为1G/2.5G Ethernet PCS/PMA or SGMII输出的userclk2，频率为 125MHz。同时ÿ

你可能感兴趣的:(fpga)

  • 基于FPGA的UDP协议栈设计第二章_IP层设计 顺子学不会FPGA UDP协议栈设计udptcp/ip网络fpga开发
    文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
  • 【vivado】fpga时钟信号引入 刘小适 日拱一卒XilinxSoCFPGAfpga开发
    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
  • FPGA常用通信协议 —UART（二）---UART接收 毛豆仙人 fpga开发
    一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
  • FPGA-AXI4总线介绍 北纬二六 AXI协议学习fpga开发
    下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
  • FPGA_AXI4总线 neufeifatonju FPGAAXI4
    转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
  • 如何成为fpga工程师 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件
    FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。加上国家这两年的政策支持，整个芯片行业相比较其他的传统行业来说会好很多，总之前景是光明的，道路是曲折的，想要在人才密集度高且资金密集度高的行业生存，我们要多关注自身能力的提高，以适应行业的不断变化！最近有很多人在问小编要如何学习FPGA，今天闲暇无事就来码字聊聊，欢迎有不同看法的知友一起留言讨论。如何成为一名FPGA工程师
  • 【EDA概述】 Winner1300 EDAfpga开发
    文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？四、FPGA技术开发与单片机技术开发发展前景五、FPGA技术开发和单片机技术开发各自的薪资水平如何六、如何学习FPGA总结前言提示：这里可以添加本文要记录的大概内容：EDA技术提示：以下是本篇文章正文内容，下面案例可供参考一、EAD技术的发展EDA技术的发展主要经历了以下四个阶段：雏形时期：20世纪60年代中期到70
  • #FPGA（基础知识） GrassFishStudio fpga开发
    1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器 小小羊羊羊 除法器c语言模拟
    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • 数字信号处理基础----xilinx除法器IP使用 black_pigeon FPGA数字信号处理数字信号处理基础补码
    前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
  • 基于FPGA的I2C接口控制器（包含单字节和多字节读写） 电路_fpga FPGAFPGA基础模块fpga开发
    1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
  • 【FPGA开发】HDMI通信协议解析及FPGA实现 Include everything FPGA开发fpga开发
    本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
  • FPGA时钟资源与设计方法——IO延迟约束（Vivado） CWNULT fpga开发
    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
  • Xilinx（AMD） 7系列FPGA配置引脚说明 CWNULT 加载配置篇fpga开发
    xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。PinNameBanktypeDirectionDescriptionCFGBVS0dedicatedIBank0电压选择，当Bank0电压为2.5v/3.3v时该引脚上拉到VCCO_0，如果Bank0工作于1.8V该引脚下拉接地。对于只能工作于1.8V的器件，该引脚不适用。（公用控制引脚）实际设计中：
  • 【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管 凉开水白菜 FPGAfpga开发高云
    高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义通过74HC595芯片点亮8位数码管，通过计时器实现数码管计时显示软件开发环境高云V1.99版本硬件开发
  • 嵌入式 系统 开发 - 第一件事 “搭开发环境” FOOLCODE DSP数字信号处理芯片应用FPGA现场可编程门阵列芯片应用fpga开发
    无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。公牛对母牛或者母牛对公牛说IloveU，其实目的是搞出来一个“犊子”，为了这个目标，公母牛在被窝里读了很多育犊“经”，就是不真"干"，那就是个"完犊子"，净”扯犊子“了。真的“干”的那个档口，我“靠”这
  • FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解 CWNULT fpga开发
    目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
  • VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信 hexiaoyan827 fpga开发VPX信号处理卡信号处理无线电通信领域固态硬盘存储
    一、概述本板卡基于标准6UVPX架构，为通用高性能信号处理平台，系我公司自主研发。板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序，时钟配置，系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图1所示：
  • CPU，GPU，ASIC和FPGA简介 audrey-luo 服务器
    计算机处理器是任何计算系统中至关重要的组件。在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。飞速（FS）将深入探讨CPU、GPU、ASIC和FPGA之间的区别，以增强您的技术知识，并决定如何选择合适的处理器。什么是CPU，GPU，ASIC，和FPGACPU、GPU、ASIC和FPGA是四种计算机处理器类型，在任何计算系统中都起着至关重要的作用，并且对整体性
  • DPU技术的进步：赋予未来创新力量 audrey-luo 人工智能网络服务器运维AIGC
    随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。本文将重点介绍这些不同类型的网络适配器和处理器，在硬件、可编程能力、开发和应用方面的特点。网卡的演进和应用传统的基本网卡，也被称为NIC或网络适配器，在计算机网络中的作用至关重要。它的主要功能是将数据转换为网络设备之间高效传输所需的格式。随着时间的推移，网卡的功能不断扩
  • AI芯片技术架构有哪些？FPGA芯片定义及结构分析 Hack电子 人工智能架构fpga开发
    点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
  • 手把手教你实现pynq-z2条形码识别 雪天鱼
    我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。1.前言单单实现一个二维码识别就花了将近一个星期，这篇文章我就详细介绍这段时间走过的坑，代码附在文末，着急需要的小伙伴直接翻到最后即可2.linux配置要想实现本项目，首先解决以下三大要点，也着实浪费了很多时间2.1解决pynq联网pynq联网的教程网上可谓是不少，但是
  • 【经验】STM32的一些细节 梓德原 fpga开发单片机stm32物联网嵌入式硬件
    这两天碰到的奇葩问题是STM32定时器同步的问题。我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。调试过程：分别在T3和PWM中断中置IO1，IO2.观察波形,发现IO1和IO2的周期都对，但相位差不固定，一直在变动。百思不得其解。。。后来，尝试用T2和T3来测试。发现相位是固定的，原来T2
  • FPGA中一些基本概念原理的区分 长安er fpga开发
    一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
  • AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出 徐丹FPGA之路 FPGAfpga开发笔记
    亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。这个书的结构是一个总论，加上另外的9个优化，包含的有：时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元、状态机、扇出、布线拥塞。大部头的书看起来比较痛苦，我简化的方式，选择触发器一章入手，这个平时有点了解，也觉得看完会用上的概率大一些。这章是书的第4章，全局复位方面
  • 平时积累的FPGA知识点（11） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？解释：要跟写时钟同步，所以需要在ip外部做一下同步释放53vivado报错Phase6.1HoldFixIterPhase6.1.1UpdateTimingAbnormalprogramtermination(EXCEPTION_INT_DIVIDE
  • 平时积累的FPGA知识点（6） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。2GTip会输出一个rxclk和txclk，这俩都是恢复出来的主时钟，需要手动加create_clock吗？解释：如果是7系列FPGA就要约束，之后的就不用。3vivado闪退后就打不开工程了，如何处理
  • 平时积累的FPGA知识点（8） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。解释：可能是采样点数不对,如果采样率是固定的，那只有点数会影响频率了。IP不会自动处理，要根据你给的tlast和ip设置的一不一致来看。变换长度参数设置的2048，如果输入的数据长度不够20480，应该
  • [星球大战]阿纳金的背叛 comsci
          本来杰迪圣殿的长老是不同意让阿纳金接受训练的.........     但是由于政治原因,长老会妥协了...这给邪恶的力量带来了机会     所以......现代的地球联邦接受了这个教训...绝对不让某些年轻人进入学院    
  • 看懂它，你就可以任性的玩耍了！ aijuans JavaScript
              javascript作为前端开发的标配技能，如果不掌握好它的三大特点：1.原型 2.作用域 3. 闭包 ,又怎么可以说你学好了这门语言呢？如果标配的技能都没有撑握好，怎么可以任性的玩耍呢？怎么验证自己学好了以上三个基本点呢，我找到一段不错的代码，稍加改动，如果能够读懂它，那么你就可以任性了。 function jClass(b
  • Java常用工具包 Jodd Kai_Ge javajodd
    Jodd 是一个开源的 Java 工具集， 包含一些实用的工具类和小型框架。简单，却很强大！ 写道 Jodd = Tools + IoC + MVC + DB + AOP + TX + JSON + HTML < 1.5 Mb Jodd 被分成众多模块，按需选择，其中 工具类模块有： jodd-core    &nb
  • SpringMvc下载 120153216 springMVC
    @RequestMapping(value = WebUrlConstant.DOWNLOAD) public void download(HttpServletRequest request,HttpServletResponse response,String fileName) { OutputStream os = null; InputStream is = null;
  • Python 标准异常总结 2002wmj python
    Python标准异常总结 AssertionError 断言语句（assert）失败 AttributeError 尝试访问未知的对象属性 EOFError 用户输入文件末尾标志EOF（Ctrl+d） FloatingPointError 浮点计算错误 GeneratorExit generator.close()方法被调用的时候 ImportError 导入模块失
  • SQL函数返回临时表结构的数据用于查询 357029540 SQL Server
    这两天在做一个查询的SQL，这个SQL的一个条件是通过游标实现另外两张表查询出一个多条数据，这些数据都是INT类型，然后用IN条件进行查询，并且查询这两张表需要通过外部传入参数才能查询出所需数据，于是想到了用SQL函数返回值，并且也这样做了，由于是返回多条数据，所以把查询出来的INT类型值都拼接为了字符串，这时就遇到问题了，在查询SQL中因为条件是INT值，SQL函数的CAST和CONVERST都
  • java 时间格式化 | 比较大小| 时区 个人笔记 7454103 javaeclipsetomcatcMyEclipse
    个人总结！ 不当之处多多包含！ 引用 1.0 如何设置 tomcat 的时区：          位置：(catalina.bat---JAVA_OPTS  下面加上)          set JAVA_OPT
  • 时间获取Clander的用法 adminjun Clander时间
    /**    * 得到几天前的时间    * @param d    * @param day    * @return    */   public static Date getDateBefore(Date d,int day){    Calend
  • JVM初探与设置 aijuans java
    JVM是Java Virtual Machine（Java虚拟机）的缩写，JVM是一种用于计算设备的规范，它是一个虚构出来的计算机，是通过在实际的计算机上仿真模拟各种计算机功能来实现的。Java虚拟机包括一套字节码指令集、一组寄存器、一个栈、一个垃圾回收堆和一个存储方法域。 JVM屏蔽了与具体操作系统平台相关的信息，使Java程序只需生成在Java虚拟机上运行的目标代码（字节码）,就可以在多种平台
  • SQL中ON和WHERE的区别 avords
    SQL中ON和WHERE的区别   数据库在通过连接两张或多张表来返回记录时，都会生成一张中间的临时表，然后再将这张临时表返回给用户。   www.2cto.com   在使用left jion时，on和where条件的区别如下：  1、 on条件是在生成临时表时使用的条件，它不管on中的条件是否为真，都会返回左边表中的记录。 
  • 说说自信 houxinyou 工作生活
    自信的来源分为两种,一种是源于实力,一种源于头脑.实力是一个综合的评定,有自身的能力,能利用的资源等.比如我想去月亮上,要身体素质过硬,还要有飞船等等一系列的东西.这些都属于实力的一部分.而头脑不同,只要你头脑够简单就可以了!同样要上月亮上,你想,我一跳,1米,我多跳几下,跳个几年,应该就到了!什么?你说我会往下掉?你笨呀你!找个东西踩一下不就行了吗?     无论工作还
  • WEBLOGIC事务超时设置 bijian1013 weblogicjta事务超时
            系统中统计数据，由于调用统计过程，执行时间超过了weblogic设置的时间，提示如下错误： 统计数据出错! 原因：The transaction is no longer active - status: 'Rolling Back. [Reason=weblogic.transaction.internal
  • 两年已过去，再看该如何快速融入新团队 bingyingao java互联网融入架构新团队
    偶得的空闲，翻到了两年前的帖子 该如何快速融入一个新团队，有所感触，就记下来，为下一个两年后的今天做参考。     时隔两年半之后的今天，再来看当初的这个博客，别有一番滋味。而我已经于今年三月份离开了当初所在的团队，加入另外的一个项目组，2011年的这篇博客之后的时光，我很好的融入了那个团队，而直到现在和同事们关系都特别好。大家在短短一年半的时间离一起经历了一
  • 【Spark七十七】Spark分析Nginx和Apache的access.log bit1129 apache
    Spark分析Nginx和Apache的access.log，第一个问题是要对Nginx和Apache的access.log文件进行按行解析，按行解析就的方法是正则表达式：   Nginx的access.log解析正则表达式   val PATTERN = """([^ ]*) ([^ ]*) ([^ ]*) (\\[.*\\]) (\&q
  • Erlang patch bookjovi erlang
    Totally five patchs committed to erlang otp, just small patchs. IMO, erlang really is a interesting programming language, I really like its concurrency feature. but the functional programming style
  • log4j日志路径中加入日期 bro_feng javalog4j
    要用log4j使用记录日志，日志路径有每日的日期，文件大小5M新增文件。 实现方式 log4j: <appender name="serviceLog" class="org.apache.log4j.RollingFileAppender"> <param name="Encoding" v
  • 读《研磨设计模式》-代码笔记-桥接模式 bylijinnan java设计模式
    声明： 本文只为方便我个人查阅和理解，详细的分析以及源代码请移步 原作者的博客http://chjavach.iteye.com/ /** * 个人觉得关于桥接模式的例子，蜡笔和毛笔这个例子是最贴切的：http://www.cnblogs.com/zhenyulu/articles/67016.html * 笔和颜色是可分离的，蜡笔把两者耦合在一起了：一支蜡笔只有一种
  • windows7下SVN和Eclipse插件安装 chenyu19891124 eclipse插件
    今天花了一天时间弄SVN和Eclipse插件的安装，今天弄好了。svn插件和Eclipse整合有两种方式，一种是直接下载插件包，二种是通过Eclipse在线更新。由于之前Eclipse版本和svn插件版本有差别，始终是没装上。最后在网上找到了适合的版本。所用的环境系统：windows7JDK：1.7svn插件包版本：1.8.16Eclipse：3.7.2工具下载地址：Eclipse下在地址：htt
  • [转帖]工作流引擎设计思路 comsci 设计模式工作应用服务器workflow企业应用
    作为国内的同行，我非常希望在流程设计方面和大家交流，刚发现篇好文(那么好的文章，现在才发现，可惜)，关于流程设计的一些原理，个人觉得本文站得高，看得远，比俺的文章有深度，转载如下 ================================================================================= 自开博以来不断有朋友来探讨工作流引擎该如何
  • Linux 查看内存，CPU及硬盘大小的方法 daizj linuxcpu内存硬盘大小
    一、查看CPU信息的命令 [root@R4 ~]# cat /proc/cpuinfo |grep "model name" && cat /proc/cpuinfo |grep "physical id" model name : Intel(R) Xeon(R) CPU X5450 @ 3.00GHz model name :
  • linux 踢出在线用户 dongwei_6688 linux
    两个步骤： 1.用w命令找到要踢出的用户，比如下面：   [root@localhost ~]# w 18:16:55 up 39 days, 8:27, 3 users, load average: 0.03, 0.03, 0.00 USER TTY FROM LOGIN@ IDLE JCPU PCPU WHAT
  • 放手吧,就像不曾拥有过一样 dcj3sjt126com
    内容提要： 静悠悠编著的《放手吧就像不曾拥有过一样》集结“全球华语世界最舒缓心灵”的精华故事，触碰生命最深层次的感动，献给全世界亿万读者。《放手吧就像不曾拥有过一样》的作者衷心地祝愿每一位读者都给自己一个重新出发的理由，将那些令你痛苦的、扛起的、背负的，一并都放下吧！把憔悴的面容换做一种清淡的微笑，把沉重的步伐调节成春天五线谱上的音符，让自己踏着轻快的节奏，在人生的海面上悠然漂荡，享受宁静与
  • php二进制安全的含义 dcj3sjt126com PHP
    PHP里，有string的概念。 string里，每个字符的大小为byte（与PHP相比，Java的每个字符为Character，是UTF8字符，C语言的每个字符可以在编译时选择）。 byte里，有ASCII代码的字符，例如ABC，123，abc，也有一些特殊字符，例如回车，退格之类的。 特殊字符很多是不能显示的。或者说，他们的显示方式没有标准，例如编码65到哪儿都是字母A，编码97到哪儿都是字符
  • Linux下禁用T440s，X240的一体化触摸板(touchpad) gashero linuxThinkPad触摸板
    自打1月买了Thinkpad T440s就一直很火大，其中最让人恼火的莫过于触摸板。   Thinkpad的经典就包括用了小红点(TrackPoint)。但是小红点只能定位，还是需要鼠标的左右键的。但是自打T440s等开始启用了一体化触摸板，不再有实体的按键了。问题是要是好用也行。   实际使用中，触摸板一堆问题，比如定位有抖动，以及按键时会有飘逸。这就导致了单击经常就
  • graph_dfs hcx2013 Graph
    package edu.xidian.graph; class MyStack { private final int SIZE = 20; private int[] st; private int top; public MyStack() { st = new int[SIZE]; top = -1; } public void push(i
  • Spring4.1新特性——Spring核心部分及其他 jinnianshilongnian spring 4.1
    目录 Spring4.1新特性——综述 Spring4.1新特性——Spring核心部分及其他 Spring4.1新特性——Spring缓存框架增强 Spring4.1新特性——异步调用和事件机制的异常处理 Spring4.1新特性——数据库集成测试脚本初始化 Spring4.1新特性——Spring MVC增强 Spring4.1新特性——页面自动化测试框架Spring MVC T
  • 配置HiveServer2的安全策略之自定义用户名密码验证 liyonghui160com
        具体从网上看   http://doc.mapr.com/display/MapR/Using+HiveServer2#UsingHiveServer2-ConfiguringCustomAuthentication   LDAP Authentication using OpenLDAP Setting
  • 一位30多的程序员生涯经验总结 pda158 编程工作生活咨询
    1.客户在接触到产品之后，才会真正明白自己的需求。 　　这是我在我的第一份工作上面学来的。只有当我们给客户展示产品的时候，他们才会意识到哪些是必须的。给出一个功能性原型设计远远比一张长长的文字表格要好。 2.只要有充足的时间，所有安全防御系统都将失败。 　　安全防御现如今是全世界都在关注的大课题、大挑战。我们必须时时刻刻积极完善它，因为黑客只要有一次成功，就可以彻底打败你。   3.
  • 分布式web服务架构的演变 自由的奴隶 linuxWeb应用服务器互联网
    最开始，由于某些想法，于是在互联网上搭建了一个网站，这个时候甚至有可能主机都是租借的，但由于这篇文章我们只关注架构的演变历程，因此就假设这个时候已经是托管了一台主机，并且有一定的带宽了，这个时候由于网站具备了一定的特色，吸引了部分人访问，逐渐你发现系统的压力越来越高，响应速度越来越慢，而这个时候比较明显的是数据库和应用互相影响，应用出问题了，数据库也很容易出现问题，而数据库出问题的时候，应用也容易
  • 初探Druid连接池之二——慢SQL日志记录 xingsan_zhang 日志连接池druid慢SQL
    由于工作原因，这里先不说连接数据库部分的配置，后面会补上，直接进入慢SQL日志记录。   1.applicationContext.xml中增加如下配置： <bean abstract="true" id="mysql_database" class="com.alibaba.druid.pool.DruidDataSourc
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他