爱写代码的liding
爱写代码的liding

VIVADO+FPGA调试记录

vivado+FPGA调试记录

  • vitis编译vivado导出的硬件平台，提示'xxxx.h file cant find'
  • VITIS内定义的头文件找不到

vitis编译vivado导出的硬件平台，提示’xxxx.h file cant find’

此硬件平台中，包含有AXI接口类型的ip。在vitis编译硬件平台时，经常会报错，常用的解决方法是，按照下图修改对应文件夹下的makefile文件
VIVADO+FPGA调试记录_第1张图片
1.路径 hw/drivers/ip_name/src下的makefile
VIVADO+FPGA调试记录_第2张图片
2. 路径 ps7_cortexa9_0/standalone_domain/bsp/ps7_cortexa9_0/libsrc/ip_name/src
VIVADO+FPGA调试记录_第3张图片
3.路径zynq_fsbl_bsp/ps7_cortexa9_0/libsrc/ip_name/src

VIVADO+FPGA调试记录_第4张图片

VITIS内定义的头文件找不到

此头文件是在vitis内部创建的，并不包含axi接口
VIVADO+FPGA调试记录_第5张图片
解决方法：在应用工程上右键单击，单击properties。
VIVADO+FPGA调试记录_第6张图片
找到C/C++ General --> Paths and Symbols，在右边的Includes选项卡上点击Add按钮：
VIVADO+FPGA调试记录_第7张图片
点击Workspace按钮，选择包含头文件的文件夹
VIVADO+FPGA调试记录_第8张图片
即可编译成功
VIVADO+FPGA调试记录_第9张图片

你可能感兴趣的:(fpga)

  • 基于FPGA的UDP协议栈设计第二章_IP层设计 顺子学不会FPGA UDP协议栈设计udptcp/ip网络fpga开发
    文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
  • 【vivado】fpga时钟信号引入 刘小适 日拱一卒XilinxSoCFPGAfpga开发
    FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。一、从专用的MRCC/SRCC时钟引脚引入对于XilinxFPGA来说必须使用片上的MRCC或者SRCC引脚来把外部时钟信号引入FPGA、添加相关的时钟约束，然后再在FPGA上使用这些引入的时钟。二、从其他IO引入外部时钟如果设计
  • FPGA常用通信协议 —UART（二）---UART接收 毛豆仙人 fpga开发
    一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
  • FPGA-AXI4总线介绍 北纬二六 AXI协议学习fpga开发
    下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
  • FPGA_AXI4总线 neufeifatonju FPGAAXI4
    转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
  • 如何成为fpga工程师 宸极FPGA_IC fpga开发fpga硬件工程嵌入式硬件
    FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。加上国家这两年的政策支持，整个芯片行业相比较其他的传统行业来说会好很多，总之前景是光明的，道路是曲折的，想要在人才密集度高且资金密集度高的行业生存，我们要多关注自身能力的提高，以适应行业的不断变化！最近有很多人在问小编要如何学习FPGA，今天闲暇无事就来码字聊聊，欢迎有不同看法的知友一起留言讨论。如何成为一名FPGA工程师
  • 【EDA概述】 Winner1300 EDAfpga开发
    文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？四、FPGA技术开发与单片机技术开发发展前景五、FPGA技术开发和单片机技术开发各自的薪资水平如何六、如何学习FPGA总结前言提示：这里可以添加本文要记录的大概内容：EDA技术提示：以下是本篇文章正文内容，下面案例可供参考一、EAD技术的发展EDA技术的发展主要经历了以下四个阶段：雏形时期：20世纪60年代中期到70
  • #FPGA（基础知识） GrassFishStudio fpga开发
    1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
  • xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1 小 阿 飞 fpga开发
    参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2相比占用fpga资源更少；可以选择有符号或者无符号
  • 除法器 c语言 模拟,用Vivado-HLS实现低latency除法器 小小羊羊羊 除法器c语言模拟
    GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA。将DSP算法快速转到RTLFPGA实现将C至RTL时间缩短4倍基于C语言的验证时间缩短100倍RTL仿
  • xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE） 坚持每天写程序 xilinxfpgaip核使用例程（VHDL）FPGAVHDLISEfpga开发
    目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
  • 数字信号处理基础----xilinx除法器IP使用 black_pigeon FPGA数字信号处理数字信号处理基础补码
    前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情
  • 基于FPGA的I2C接口控制器（包含单字节和多字节读写） 电路_fpga FPGAFPGA基础模块fpga开发
    1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
  • 【FPGA开发】HDMI通信协议解析及FPGA实现 Include everything FPGA开发fpga开发
    本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
  • FPGA时钟资源与设计方法——IO延迟约束（Vivado） CWNULT fpga开发
    目录1I/O延迟约束简介2IO约束指令3输入延迟（InputDelay）4输出延迟（OutputDelay）1I/O延迟约束简介Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA管脚外部的输入输
  • Xilinx（AMD） 7系列FPGA配置引脚说明 CWNULT 加载配置篇fpga开发
    xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。PinNameBanktypeDirectionDescriptionCFGBVS0dedicatedIBank0电压选择，当Bank0电压为2.5v/3.3v时该引脚上拉到VCCO_0，如果Bank0工作于1.8V该引脚下拉接地。对于只能工作于1.8V的器件，该引脚不适用。（公用控制引脚）实际设计中：
  • 【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管 凉开水白菜 FPGAfpga开发高云
    高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义通过74HC595芯片点亮8位数码管，通过计时器实现数码管计时显示软件开发环境高云V1.99版本硬件开发
  • 嵌入式 系统 开发 - 第一件事 “搭开发环境” FOOLCODE DSP数字信号处理芯片应用FPGA现场可编程门阵列芯片应用fpga开发
    无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。公牛对母牛或者母牛对公牛说IloveU，其实目的是搞出来一个“犊子”，为了这个目标，公母牛在被窝里读了很多育犊“经”，就是不真"干"，那就是个"完犊子"，净”扯犊子“了。真的“干”的那个档口，我“靠”这
  • FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解 CWNULT fpga开发
    目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
  • VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信 hexiaoyan827 fpga开发VPX信号处理卡信号处理无线电通信领域固态硬盘存储
    一、概述本板卡基于标准6UVPX架构，为通用高性能信号处理平台，系我公司自主研发。板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。XC7A200T负责管理板卡的上电时序，时钟配置，系统及模块复位,程序重配等。为您提供了丰富的运算资源。如图1所示：
  • CPU，GPU，ASIC和FPGA简介 audrey-luo 服务器
    计算机处理器是任何计算系统中至关重要的组件。在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。飞速（FS）将深入探讨CPU、GPU、ASIC和FPGA之间的区别，以增强您的技术知识，并决定如何选择合适的处理器。什么是CPU，GPU，ASIC，和FPGACPU、GPU、ASIC和FPGA是四种计算机处理器类型，在任何计算系统中都起着至关重要的作用，并且对整体性
  • DPU技术的进步：赋予未来创新力量 audrey-luo 人工智能网络服务器运维AIGC
    随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。本文将重点介绍这些不同类型的网络适配器和处理器，在硬件、可编程能力、开发和应用方面的特点。网卡的演进和应用传统的基本网卡，也被称为NIC或网络适配器，在计算机网络中的作用至关重要。它的主要功能是将数据转换为网络设备之间高效传输所需的格式。随着时间的推移，网卡的功能不断扩
  • AI芯片技术架构有哪些？FPGA芯片定义及结构分析 Hack电子 人工智能架构fpga开发
    点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
  • 手把手教你实现pynq-z2条形码识别 雪天鱼
    我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。1.前言单单实现一个二维码识别就花了将近一个星期，这篇文章我就详细介绍这段时间走过的坑，代码附在文末，着急需要的小伙伴直接翻到最后即可2.linux配置要想实现本项目，首先解决以下三大要点，也着实浪费了很多时间2.1解决pynq联网pynq联网的教程网上可谓是不少，但是
  • 【经验】STM32的一些细节 梓德原 fpga开发单片机stm32物联网嵌入式硬件
    这两天碰到的奇葩问题是STM32定时器同步的问题。我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。调试过程：分别在T3和PWM中断中置IO1，IO2.观察波形,发现IO1和IO2的周期都对，但相位差不固定，一直在变动。百思不得其解。。。后来，尝试用T2和T3来测试。发现相位是固定的，原来T2
  • FPGA中一些基本概念原理的区分 长安er fpga开发
    一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
  • AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出 徐丹FPGA之路 FPGAfpga开发笔记
    亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。这个书的结构是一个总论，加上另外的9个优化，包含的有：时钟网络、组合逻辑、触发器、移位寄存器、存储器、乘加运算单元、状态机、扇出、布线拥塞。大部头的书看起来比较痛苦，我简化的方式，选择触发器一章入手，这个平时有点了解，也觉得看完会用上的概率大一些。这章是书的第4章，全局复位方面
  • 平时积累的FPGA知识点（11） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？解释：要跟写时钟同步，所以需要在ip外部做一下同步释放53vivado报错Phase6.1HoldFixIterPhase6.1.1UpdateTimingAbnormalprogramtermination(EXCEPTION_INT_DIVIDE
  • 平时积累的FPGA知识点（6） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。2GTip会输出一个rxclk和txclk，这俩都是恢复出来的主时钟，需要手动加create_clock吗？解释：如果是7系列FPGA就要约束，之后的就不用。3vivado闪退后就打不开工程了，如何处理
  • 平时积累的FPGA知识点（8） 徐丹FPGA之路 FPGAfpga开发笔记
    平时在FPGA群聊等积累的FPGA知识点，第八期：21FFTIP核有遇到过FFTIP核测量频率不准确的问题吗？大部分情况下都是准的，偶尔偏差比较大，IP核输入的数据用matlab计算出的频率是对的。解释：可能是采样点数不对,如果采样率是固定的，那只有点数会影响频率了。IP不会自动处理，要根据你给的tlast和ip设置的一不一致来看。变换长度参数设置的2048，如果输入的数据长度不够20480，应该
  • 基本数据类型和引用类型的初始值 3213213333332132 java基础
    package com.array; /** * @Description 测试初始值 * @author FuJianyong * 2015-1-22上午10:31:53 */ public class ArrayTest { ArrayTest at; String str; byte bt; short s; int i; long
  • 摘抄笔记--《编写高质量代码：改善Java程序的151个建议》 白糖_ 高质量代码
            记得3年前刚到公司，同桌同事见我无事可做就借我看《编写高质量代码：改善Java程序的151个建议》这本书，当时看了几页没上心就没研究了。到上个月在公司偶然看到，于是乎又找来看看，我的天，真是非常多的干货，对于我这种静不下心的人真是帮助莫大呀。           看完整本书，也记了不少笔记
  • 【备忘】Django 常用命令及最佳实践 dongwei_6688 django
    注意：本文基于 Django 1.8.2 版本   生成数据库迁移脚本（python 脚本） python manage.py makemigrations polls  说明：polls 是你的应用名字，运行该命令时需要根据你的应用名字进行调整   查看该次迁移需要执行的 SQL 语句（只查看语句，并不应用到数据库上）： python manage.p
  • 阶乘算法之一N! 末尾有多少个零 周凡杨 java算法阶乘面试效率
                                     &n
  • spring注入servlet g21121 Spring注入
    传统的配置方法是无法将bean或属性直接注入到servlet中的，配置代理servlet亦比较麻烦，这里其实有比较简单的方法，其实就是在servlet的init()方法中加入要注入的内容： ServletContext application = getServletContext(); WebApplicationContext wac = WebApplicationContextUtil
  • Jenkins 命令行操作说明文档 510888780 centos
    假设Jenkins的URL为http://22.11.140.38:9080/jenkins/ 基本的格式为 java 基本的格式为 java -jar jenkins-cli.jar [-s JENKINS_URL] command [options][args] 下面具体介绍各个命令的作用及基本使用方法 1. &nb
  • UnicodeBlock检测中文用法 布衣凌宇 UnicodeBlock
    /**  * 判断输入的是汉字  */ public static boolean isChinese(char c) {        Character.UnicodeBlock ub = Character.UnicodeBlock.of(c);    
  • java下实现调用oracle的存储过程和函数 aijuans javaorale
    1.创建表：STOCK_PRICES     2.插入测试数据：     3.建立一个返回游标：  PKG_PUB_UTILS   4.创建和存储过程：P_GET_PRICE     5.创建函数：   6.JAVA调用存储过程返回结果集 JDBCoracle10G_INVO
  • Velocity Toolbox antlove 模板toolboxvelocity
    velocity.VelocityUtil package velocity; import org.apache.velocity.Template; import org.apache.velocity.app.Velocity; import org.apache.velocity.app.VelocityEngine; import org.apache.velocity.c
  • JAVA正则表达式匹配基础 百合不是茶 java正则表达式的匹配
      正则表达式;提高程序的性能,简化代码,提高代码的可读性,简化对字符串的操作   正则表达式的用途; 字符串的匹配 字符串的分割 字符串的查找 字符串的替换       正则表达式的验证语法     [a] //[]表示这个字符只出现一次 ,[a] 表示a只出现一
  • 是否使用EL表达式的配置 bijian1013 jspweb.xmlELEasyTemplate
            今天在开发过程中发现一个细节问题，由于前端采用EasyTemplate模板方法实现数据展示，但老是不能正常显示出来。后来发现竟是EL将我的EasyTemplate的${...}解释执行了，导致我的模板不能正常展示后台数据。         网
  • 精通Oracle10编程SQL(1-3)PLSQL基础 bijian1013 oracle数据库plsql
    --只包含执行部分的PL/SQL块 --set serveroutput off begin dbms_output.put_line('Hello,everyone!'); end; select * from emp; --包含定义部分和执行部分的PL/SQL块 declare v_ename varchar2(5); begin select
  • 【Nginx三】Nginx作为反向代理服务器 bit1129 nginx
    Nginx一个常用的功能是作为代理服务器。代理服务器通常完成如下的功能：   接受客户端请求 将请求转发给被代理的服务器 从被代理的服务器获得响应结果 把响应结果返回给客户端 实例 本文把Nginx配置成一个简单的代理服务器 对于静态的html和图片，直接从Nginx获取 对于动态的页面，例如JSP或者Servlet，Nginx则将请求转发给Res
  • Plugin execution not covered by lifecycle configuration: org.apache.maven.plugin blackproof maven报错
    转：http://stackoverflow.com/questions/6352208/how-to-solve-plugin-execution-not-covered-by-lifecycle-configuration-for-sprin   maven报错： Plugin execution not covered by lifecycle configuration:
  • 发布docker程序到marathon ronin47 docker 发布应用
    1 发布docker程序到marathon 1.1 搭建私有docker registry 1.1.1 安装docker regisry docker pull docker-registry docker run -t -p 5000:5000 docker-registry 下载docker镜像并发布到私有registry docker pull consol/tomcat-8.0
  • java-57-用两个栈实现队列&&用两个队列实现一个栈 bylijinnan java
    import java.util.ArrayList; import java.util.List; import java.util.Stack; /* * Q 57 用两个栈实现队列 */ public class QueueImplementByTwoStacks { private Stack<Integer> stack1; pr
  • Nginx配置性能优化 cfyme nginx
    转载地址：http://blog.csdn.net/xifeijian/article/details/20956605   大多数的Nginx安装指南告诉你如下基础知识——通过apt-get安装，修改这里或那里的几行配置，好了，你已经有了一个Web服务器了。而且，在大多数情况下，一个常规安装的nginx对你的网站来说已经能很好地工作了。然而，如果你真的想挤压出Nginx的性能，你必
  • [JAVA图形图像]JAVA体系需要稳扎稳打,逐步推进图像图形处理技术 comsci java
         对图形图像进行精确处理，需要大量的数学工具，即使是从底层硬件模拟层开始设计，也离不开大量的数学工具包，因为我认为，JAVA语言体系在图形图像处理模块上面的研发工作，需要从开发一些基础的，类似实时数学函数构造器和解析器的软件包入手，而不是急于利用第三方代码工具来实现一个不严格的图形图像处理软件......   &nb
  • MonkeyRunner的使用 dai_lm androidMonkeyRunner
    要使用MonkeyRunner，就要学习使用Python，哎 先抄一段官方doc里的代码 作用是启动一个程序（应该是启动程序默认的Activity），然后按MENU键，并截屏 # Imports the monkeyrunner modules used by this program from com.android.monkeyrunner import MonkeyRun
  • Hadoop-- 海量文件的分布式计算处理方案 datamachine mapreducehadoop分布式计算
    csdn的一个关于hadoop的分布式处理方案，存档。 原帖：http://blog.csdn.net/calvinxiu/article/details/1506112。     Hadoop 是Google MapReduce的一个Java实现。MapReduce是一种简化的分布式编程模式，让程序自动分布到一个由普通机器组成的超大集群上并发执行。就如同ja
  • 以資料庫驗證登入 dcj3sjt126com yii
    以資料庫驗證登入 由於 Yii 內定的原始框架程式, 採用綁定在UserIdentity.php 的 demo 與 admin 帳號密碼:    public function authenticate()    {        $users=array( &nbs
  • github做webhooks：[2]php版本自动触发更新 dcj3sjt126com githubgitwebhooks
    上次已经说过了如何在github控制面板做查看url的返回信息了。这次就到了直接贴钩子代码的时候了。 工具/原料 git github 方法/步骤   在github的setting里面的webhooks里把我们的url地址填进去。   钩子更新的代码如下： error_reportin
  • Eos开发常用表达式 蕃薯耀 Eos开发Eos入门Eos开发常用表达式
    Eos开发常用表达式 >>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>> 蕃薯耀 2014年8月18日 15:03:35 星期一     &
  • SpringSecurity3.X--SpEL 表达式 hanqunfeng SpringSecurity
    使用 Spring 表达式语言配置访问控制，要实现这一功能的直接方式是在<http>配置元素上添加 use-expressions 属性：   <http auto-config="true" use-expressions="true"> 这样就会在投票器中自动增加一个投票器：org.springframework
  • Redis vs Memcache IXHONG redis
    1. Redis中，并不是所有的数据都一直存储在内存中的，这是和Memcached相比一个最大的区别。 2. Redis不仅仅支持简单的k/v类型的数据，同时还提供list，set，hash等数据结构的存储。 3. Redis支持数据的备份，即master-slave模式的数据备份。 4. Redis支持数据的持久化，可以将内存中的数据保持在磁盘中，重启的时候可以再次加载进行使用。 Red
  • Python - 装饰器使用过程中的误区解读 kvhur JavaScriptjqueryhtml5css
    大家都知道装饰器是一个很著名的设计模式，经常被用于AOP(面向切面编程)的场景，较为经典的有插入日志，性能测试，事务处理，Web权限校验， Cache等。 原文链接：http://www.gbtags.com/gb/share/5563.htm Python语言本身提供了装饰器语法（@），典型的装饰器实现如下：   @function_wrapper de
  • 架构师之mybatis-----update 带case when 针对多种情况更新 nannan408 case when
    1.前言.    如题. 2. 代码.   <update id="batchUpdate" parameterType="java.util.List"> <foreach collection="list" item="list" index=&
  • Algorithm算法视频教程 栏目记者 Algorithm算法
    课程：Algorithm算法视频教程 百度网盘下载地址： http://pan.baidu.com/s/1qWFjjQW 密码: 2mji 程序写的好不好,还得看算法屌不屌！Algorithm算法博大精深。 一、课程内容： 课时1、算法的基本概念 + Sequential search 课时2、Binary search 课时3、Hash table 课时4、Algor
  • C语言算法之冒泡排序 qiufeihu c算法
    任意输入10个数字由小到大进行排序。 代码： #include <stdio.h> int main() { int i,j,t,a[11]; /*定义变量及数组为基本类型*/ for(i = 1;i < 11;i++){ scanf("%d",&a[i]); /*从键盘中输入10个数*/ } for
  • JSP异常处理 wyzuomumu Webjsp
    1.在可能发生异常的网页中通过指令将HTTP请求转发给另一个专门处理异常的网页中: <%@ page errorPage="errors.jsp"%>   2.在处理异常的网页中做如下声明： errors.jsp: <%@ page isErrorPage="true"%>，这样设置完后就可以在网页中直接访问exc
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他