硬件学习系列——设计之中——2电源完整性再学习

电源完整性研究的是————PDN（Power Distribution Network）电源分配网络。

设计目标：把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，实时响应负载对电流的快速变化，并能够为其它信号提供低噪声的回流路径。

包含：电源的源头、供电模块VRM、PCB上的储能电容和去耦电容、PCB上的电源和地平面、芯片封装内的电源和地网络、Die上的电容。Die(硅芯片 裸片)。

 

逐级传输   逐级递减：

在进行供电时，电源经过的路径依次是供电电源——VRM供电模块——储能电容——去耦电容——芯片封装内的电源和地网络——Die电容。

 

电源噪声主要来源有：   VRM供电模块的输出噪声         走线的直流电阻与寄生电感        PCB上IO口逻辑跳变产生的噪声

                                     电源和地平面谐振引入的噪声      邻近电源网络耦合的噪声     其它耦合噪声

 

VRM供电模块的输出噪声： 负载瞬态电流的变化速率高于供电IC实时响应的瞬态负载电流，需要添加额外的去耦电容。

走线的直流电阻与寄生电感 ：长距离走线的直流压降       

                                            走线、过孔、引脚 电容中的寄生电感  都会使高频处的阻抗增加，电压出现波动       

PCB上IO口逻辑跳变产生的噪声：芯片在进行逻辑状态切换时，会有一个大的瞬态电流流过回路，造成地平面的波动，造成芯片的地和系统的地不一致，称为  地弹。      造成芯片和电源系统有差压，称为  电源反弹。

电源和地平面谐振引入的噪声 ：  电源/地平面可以看成是由许多电感和电容构成的平面网络，平面层之间可以看成是一个谐振腔体，  谐振点附近的电流变化噪声会进一步加强谐振噪声，影响信号完整性。

降低电源和地平面之间的阻抗，可以减小这种谐振。            对于谐振点进行分析，仅能通过软件S参数特性阻抗分析   

邻近电源网络耦合的噪声：邻近网络的噪声主要是通过容性耦合和感性耦合的方式，跑到邻近的平面上去的。

为减小邻近电源网络的耦合噪声，                   在进行PCB叠层设计时，应尽可能使电源平面不相邻。

其它耦合噪声： 邻近走线或器件 通过辐射、传导引入的噪声。

提升电源完整性的主要措施：

通常   合理使用去耦电容  合理设计PCB的叠层结构    是提高电源完整性的主要措施

 

去耦电容： 

等效于  电容  电阻  电感串联的结构：  存在ESR   ESL ，在谐振频率f位置。容抗和感抗相互抵消，此时的去耦电容阻抗值最低。

>f  电容表现出感性     

在谐振频率附近，电容的滤波效果最强。        选择电容的时候，要考虑噪声频点，让噪声频点早电容的谐振点附近，有最好的滤波效果。

 

采用相同容值和相同封装的电容并联：  降低了等效串联电阻    

采用相同容值不同封装的电容并联：     扩宽了低阻抗的频带宽度   降低了等效串联电阻

采用不同容值相同封装的电容并联：     扩宽了低阻抗的频带宽度   降低了等效串联电阻

采用不同容值不同封装的电容并联：    扩宽了低阻抗的频带宽度   降低了等效串联电阻

 

10KHZ以下的频率：VRM电源转换模块即可完成对负载电流的实时响应；

10KHZ~几百KHZ： 电解电容  钽电容等；

几百KHZ~100MHZ：小封装  小容值的陶瓷电容；

>100MHZ :  IC封装内部的电容；

>500MHZ:去耦不起作用了；  只能考虑加屏蔽罩。即堵的方式 ，减少该高频干扰再扩散。

 

PI分析的设计目标：把电源噪声控制在运行的范围内，为芯片提供干净稳定的电压，实时响应负载对电流的快速变化，并能够为其它信号提供低噪声的回流路径。

 

电源电压之所以波动，很大一部分是电源平面的阻抗所致，当瞬态电流流过时，其会产生一定的电压浮动。

电源的目标阻抗=最大允许的纹波电压/瞬时动态电流。

最大允许纹波电压：通常为电源电压*电压波动百分比；

瞬时动态电流：最大瞬态电流变化量。若无规定，则取工作电流的一半。

 

去耦电容设计冗余的原因：

PCB板的叠层结构确定后，其电源和地平面即确定，对其进行S参数分析：——不同频率的信号对应不同的幅值。    

 PDN设计要求，从低频到高频的整个频带范围内都能满足目标阻抗。而且不依赖于具体的工作频点。   

 该设计过程会有很大的冗余度，会用到较多的滤去耦电容。

 

 

VRM供电模块的设计：由DC/DC  和LDO的性能决定   

主要指标参数是：  PSRR  电源抑制比   输入电源电压变化      比输出电源电压变化量

                              负载调整率：  负载变化时，输出适应这边变化程度的量

 

直流压降及通流能力：  与布线及过孔的尺寸因素相关    实际使用时为降低阻抗，因尽量加大线宽，  减小过孔尺寸。

电源内层平面的设计：对于高速信号而言地平面是最理想的回流路径，在布线时，应将高速信号的的布线层放在有邻近地层的附近；

 

增强地和电源的耦合，降低电源平面阻抗             减少电源平面互相之间的耦合干扰，增大间距。

单位面积的电源平面和地平面构成平面电容，两个平面之间的距离越小，容值越大，储能越多。因此在进行PCB叠层设计的时候，应尽可能的使电源平面与地平面成对出现且电源平面与地平面应尽可能的近，为了保证电源平面与地平面具有良好的电容耦合特性，一般讲电源平面与地平面的距离控制在5mil，尽量不超过10mil；

对于不可避免的电源平面相邻时，应尽可能的加大他们之间的距离 减少耦合，并在布线上多加注意；

对于电源和地平面之间距离较大，耦合较差的情况下，为了获得较好的耦合效果，可通过在芯片电源和地之间增加额外的去耦电容的方式，增强电源和地之间的耦合特性，降低电源平面的目标阻抗。

 

当电源平面存在有多个电源时，需要对电源平面进行分割，对电源平面进行分割时，要注意确保相邻的平面之间有一定的爬电距离，该距离一般应大于0.016mm。  平面之间的压差越大，越应该保证有较大的爬电距离。

 

去耦电容：

大电容滤低频： 大电容去耦半径大：  大电容 大封装电容   谐振频率低  相应的波长的波长长

小电容滤高频： 小电容去耦半径小      小电容 小封装电容   谐振频率高  相应的波长的波长短 

 

引脚去耦：  适合于芯片的引脚较少   且电源和地的引脚间距较小 

进行引脚去耦时，尽可能的缩短焊盘和去耦电容之间的长度，减少引入寄生电感。

平面去耦： 适合于 电源引脚与地引脚比较多   且分布分散的IC去耦             典型如BGA 

对于BGA类的IC，针对内核供电部分的引脚，应适当做合孔处理，即两个引脚共用一个去耦电容的电源引脚。

 

引线处理

在处理IC的焊盘和电容的焊盘的连线时，电源和地线引线的长度应尽可能的短，在无法保证最短时，优先考虑地的引脚的引线最短，地引线短，回流路径短，能够保证好的滤波效果。

电容的焊盘扇出处理方式：       过孔处理

当采用多过孔和电源平面和地平面相连时，相当于是多个过孔的并联，能够减小因过孔引入的寄生电感，使电容的去耦特性优于其他焊盘扇出或走线的方式。