tbzj_2000
tbzj_2000

chisel - 1: Windows下chisel工具安装和环境建立

Windows下chisel工具安装和环境建立: 
1，下载jdk_8.0.1310.11_64.exe或jdk-8u191-windows-x64.exe并安装好jdk，并设置环境变量。
   jdk系统环境变量的设置,参考: http://www.onlinedown.net/soft/61003.htm   

2, 下载sbt-1.2.8.msi并安装。将sbt安装目录下的bin文件夹加到系统环境变量Path中。
   sbt官网：https://www.scala-sbt.org/download.html
    
   如：经过1和2设置，在系统环境变量Path中应当已加了这些路径...D:\Program Files (x86)\sbt\bin;D:\Program Files\Java
\jdk1.8.0_191\bin;D:\Program Files\Java\jdk1.8.0_191\jre\bin;...

3，拷贝make.exe到sbt的bin目录，这是为了使用makefile来编译chisel

   下载make.exe参见：https://download.csdn.net/download/tbzj_2000/11757431

4，下载并解压缩chisel-examples-master。
   https://github.com/schoeberl/chisel-examples.git 
   从命令行进入解压后的目录，进入到build.sbt文件所在的目录，输入make alu后回车，运行成功后，会产生一个generated目录，进去
看就是生成的verilog文件。（详细见makefile以及代码）

注意：chisel3的安装在执行make alu时，已通过bulid.sbt的配置，在运行时自动从chisel官网下载了。

你可能感兴趣的:(chisel,HDL)

  • FPGA开发流程 JinSir_ FPGA开发fpga开发
    FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。原理图和HDL(Hardwaredescriptionlanguage，硬件描述语言)是两种最常用的数字硬件电路描述方法。其中，运用HDL设计方法具有更好的移植性、通用性以及利于模块划分的特点。典型FPGA的开发流程1、功能定义/器件选型——根据经验选择器件型号2、设计输入（DesignEntry）——
  • FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别 行者.................. fpga开发
    CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog或VHDL）创建一个顶层模块，将所有IP核和连接实例化使用场景：当使用IPIntegrator创建BlockDesign后需要将图形化设计转换为HDL代码以
  • xilinx工具编译ADI官方no-os和HDL工程步骤 ni1978 驱动fpgac语言驱动开发
    以AD738x这款ADC为例，xilinx软件版本为2022.2：HDL工程：下载HDL工程：GitHub-analogdevicesinc/hdlathdl_2022_r2（GitHub-analogdevicesinc/hdlathdl_2022_r2）解压后，打开vivado2022.2，此时不要建工程，在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
  • Verilog HDL基础语法1-1 酱酱酱酱酱 Verilog与FPGAfpga开发
    一、语法特点及规则①Verilog采用模块化结构，数据类型和变量、基本运算符等基本语法，语法类型和C语言很相似。②每行只写一个声明语句或说明，每个VerilogHDL源文件中只能写一个顶层模块，也不能把一个顶层模块分成几部分写在几个源文件中。③源文件名字和文件内容有关，最好与顶层文件同名，命名时，第一个字符为字母或下划线。④源文件用层层缩进的格式来写。⑤变量名的大小写应自始至终保持一致。⑥对关键步
  • 90.xilinx复位低电平(一般使用低电平复位) cmc1028 笔记笔记
    XilinxFPGA中的寄存器（Flip-Flop）**确实支持异步复位**，但具体实现方式取决于你使用的设计方法（HDL代码风格或原语实例化）。以下是详细说明：---###1.**Xilinx寄存器的复位特性**-**同步复位和异步复位均支持**，但需要通过代码或原语明确指定。-异步复位的信号通常会直接连接到寄存器的`CLR`（Clear，低电平有效）或`PRE`（Preset，高电平有效）端口
  • ModelSim在FPGA设计中的功能仿真与时序仿真 chao189844 fpga开发
    在FPGA（现场可编程门阵列）设计的复杂流程中，仿真环节扮演着至关重要的角色。它不仅能够帮助设计师在物理实现之前发现并修正设计错误，还能通过模拟实际工作环境来评估设计的性能和稳定性。ModelSim作为业界领先的HDL（硬件描述语言）仿真工具，以其强大的功能、灵活的配置和直观的界面赢得了广泛的应用。本文将深入探讨ModelSim在FPGA设计中如何进行功能仿真和时序仿真，并介绍其在实际应用中的优势
  • Chisel芯片开发入门系列 -- 1. Chisel Introduction ChipCamp Chisel芯片开发入门系列scala青少年编程fpga开发dsp开发arm开发
    ChiselIntroductionChisel(ConstructingHardwareInaScalaEmbeddedLanguage)isahardwareconstructionlanguageembeddedinthehigh-levelprogramminglanguageScala.Chiselisalibraryofspecialclassdefinitions,predefine
  • System-Verilog 实现DE2-115 流水灯 qwert_qqq 物联网学习fpga开发
    文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL)，它用于设计和验证电子系统，特别是在集成电路(IC)和系统级芯片(SoC)的设计过程中。SystemVerilog是Verilog语言的一个超集，它添加了许多新的特性和增强功能，使得设计者可以更高效地进行工作。应用领域：集成电路设计：System
  • 在 DE2-115 开发板上使用 Chisel 编写流水灯程序 奈一410 fpga开发
    在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：测试流水灯注意事项在DE2-115开发板上使用Verilog编写流水灯程序，可以遵循以下步骤：步骤1：打开QuartusII软件启动QuartusII软件并创建一个新项目，选择适合DE2-115开发
  • FPGA基础 -- Verilog语言要素之标识符 sz66cm fpga开发
    一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。就像C语言的变量名、函数名一样，Verilog中的标识符为HDL代码提供了可读性与结构组织的能力。二、Verilog标识符的定义规则（IEEEStd1364/1800）1.普通标识符（不带转义字符）必须以字母（az,AZ）或下划线_开头后续字符可以是
  • 第四篇 Verilog HDL入门-行为级建模
    一、过程语句使用中需要注意的问题在信号定义形式方面，无论是对时序逻辑还是组合逻辑描述，Verilog要求在过程语句（initial和always）中，被赋值信号必须定义为reg类型。在敏感事件表方面，这是VerilogHDL语言中一个关键性设计，如何选取敏感事件作为过程的触发事件，在VerilogHDL程序中有一定的设计要求。（1）、采用过程对组合电路进行描述时，作为全部的输入信号需要列入敏感信息
  • FPGA基础 -- Verilog语言要素之数组 sz66cm fpga开发
    Verilog是一种用于硬件建模的硬件描述语言（HDL），其数组机制不同于软件语言，须考虑硬件资源映射、综合约束、位宽优化等硬件特性。以下是对Verilog中数据类型的数组使用的全面讲解，分为一维数组、二维数组、memory数组、reg与wire中数组的差异、packed与unpacked数组（SystemVerilog）等方面，并指出综合注意事项与最佳实践。一、Verilog数组的分类1.一维数
  • DeepSeek AI功能演示：如何生成Verilog脚本
    在EDA设计流程中，Verilog语言作为主要的硬件描述语言（HDL），广泛用于芯片设计的各个阶段，包括设计、仿真和综合。然而，手动编写Verilog代码过程繁琐，易出错且耗时。随着AI技术的发展，将人工智能融入到Verilog脚本的生成过程中，逐渐成为业界提升设计效率的重要趋势。CFA平台推出的DeepSeekAI工具，旨在帮助芯片设计工程师快速、准确地生成高质量的Verilog代码。本篇文章将
  • 通过vivado HLS设计一个FIR低通滤波器 fpga和matlab VivadoHLS开发vivadoHLSFIR低通滤波器
    目录1.FIR参数确定2.FIR系数计算3.C/C++代码实现4.VivadoHLS项目创建与配置4.1在VivadoHLS中创建新项目并配置4.2在VivadoHLS中执行C仿真4.3执行C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具，可将C/C++代码转换为硬件描述语言（HDL），显著提升FPGA开
  • Verilog HDL Test Bench 仿真 昵称？不存在的！ VerilogtestbenchFPGA
    VerilogHDLTestBench仿真TestBench功能编写TestBench基本注意事项：Verilog系统任务和系统函数延时模型激励信号产生参考文献TestBench功能Verilog测试平台TestBench的主要功能：例化待验证的模块实体通过Verilog程序的行为描述，为待测模块实体提供激励信号收集待测模块实体的输出结果，必要时将该结果与预置的所期望的理想结果进行比较并给出报告根
  • 3.9/Q2，Charls最新文章解读 医只鸡腿子 数据库开发数据挖掘线性回归数据库数据分析
    文章题目：Associationbetweenhs-CRP/HDLwithtype2diabetesmellitusinmiddle-agedandelderlypeople:across-sectionalstudyfromCHARLSDOI：10.3389/fendo.2025.1471292中文标题：hs-CRP/HDL与中老年人2型糖尿病的相关性：CHARLS的一项横断面研究发表杂志：Fr
  • Vscode搭建verilog开发环境 transfer_ICer vscode编辑器fpga开发
    1、Vscode下载安装详见另一篇文章：Vscode+Anaconda配置Python环境_vscode配置python及anaconda-CSDN博客https://blog.csdn.net/weixin_61081689/article/details/143469236?spm=1001.2014.3001.55012、Verilog-HDL插件自定义代码补全：在Vscode+Anacon
  • Verilog HDL：分频器设计 弄曲幽篁 HDLfpga开发
    分频器的设计（VerilogHDL）在fpga应用中，有时需要对系统时钟进行分频。通常情况下有两种情况，一种是偶分频，一种是奇分频。偶分频偶分频指的是分频系数是偶数的分频器。比如，假设输入时钟是100MHz，分频系数是2，则输出的方波频率为50MHz。偶分频的实现比较简单。分频系数实际上代表的是输出信号的周期同输入信号的周期的倍数。因此，设分频系数为N，则每隔N/2个输入信号周期，输出信号电平发生
  • verilog 介绍(附状态机实例) hjjdebug fpgafpga开发嵌入式硬件verilog状态机密码锁
    author:hjjdebugdate:2024年10月12日星期六15:02:56CSTdescription:verilog介绍(附状态机实例)初学者可以把菜鸟教程中的verilog当参考手册.但那里介绍的太多了,精简入门(或者入门后的概括）看看本博就够了.1.什么是HDL?HDL,hardwaredescriptionlanguage,硬件描述语言其分为两部分:a.逻辑功能设计.用HDL语言
  • HDL学习札记 CJLee_3636 FPGA学习VHDL学习开发语言
    VHDL代码结构一段完整的VHDL代码的3个基本组成部分：库（LIBRARY）声明、实体（ENTITY）和构造体（ARCHITECTURE）。VHDL代码基本单元LIBRARY（库）声明：列出当前设计中需要用到的所有库文件，如ieee,std和work等。ENTITY（实体）：定义了电路的输入/输出引脚；给出了电路外部连接端口（PORTS）的定义；定义电路模块的外部属性。ARCHITECTURE（
  • 【verilog】在同一个 always 块中写了多个“看起来独立”的 if / if-else，到底谁先谁后，怎么执行？会不会冲突？ 爱吃羊的老虎 fpga开发
    问题本质在一个always@(posedgeclk)块中，所有的代码都是顺序执行的。但这不意味着它就像软件一样“一条一条执行”，因为最终是电路！电路是并行存在的！Verilog是硬件描述语言（HDL），你写的if看起来像判断语句，实际上是用来描述硬件行为的。比如赋值，就是描述电路连线和寄存器触发器之间的连接与更新方式。例子一：多个if控制不同变量（并行）always@(posedgeclk)beg
  • fpga系列 HDL：tips 初始化错误排查 & 仿真和实际不符的可能原因 FakeOccupational 硬件和移动端fpga开发
    在Verilog中，SYS_RST系统复位信号（SystemReset）的主要作用是将模块的内部状态和寄存器初始化为已知的默认值。复位信号在硬件设计中非常重要，因为它确保了系统在启动、错误恢复或特定条件下能够进入一个稳定且可预测的状态。没有正确的服务初始化，可能导致仿真和实际不符：例如，在仿真中某个信号的默认电平可能为低，但在实际芯片中默认初始化为高，并且没有在系统复位时初始化为低就会产生错误。代
  • 在pzp203上运行ad9361 no-os工程 qq_27158179 SDRFPGA驱动开发
    0.环境-pzp203-ubuntu18+vivado2018pzp203是一款plutosdr的国产兼容版。出厂默认是基于linux系统的，用libiio调用。软硬件兼容adalm-pluto。开发板提供网盘资料，是添加了板卡适配的。1.hdl1.1准备源码hdlhttps://github.com/analogdevicesinc/hdl/releases切换分支到2019_r1，通过Down
  • 数字集成电路中时延不可综合与时间单位介绍 夜雨听萧瑟 硬件语言fpga开发
    问题引出：verilog中连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。3.2Verilog时延|菜鸟教程1、综合介绍在Verilog或硬件描述语言（HDL）中，“综合”（Synthesis）是指将用高级抽象语言（如Verilog或VHDL）描述的行为级或寄存器传输级（RTL）设计，转换为具体的门级实现的过程。换句话说，综合工具会将HD
  • 【数字系统】LED动态显示模块设计：数据输入/动态显示/按键信号转换 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA StormBorn_ 数字系统设计fpgafpga/cpldverilog硬件芯片
    一、实验目的1.学习理解LED动态显示的工作原理2.进一步掌握VerilogHDL层次化的设计方法。3.掌握VerilogHDL行为级描述与结构化描述方法。4.显示数值的数据输入模块、数据动态显示模块、信息可调整的动态显示顶层模块的设计与仿真。二、实验过程步骤1、设计模块1：显示数值的数据输入display_decodea.模块功能要求八段数码管有两种不同的形式：一种是八个发光二极管的阳极都连在一
  • 手把手教你学verilog（三）--搭建 Verilog 的开发环境 小蘑菇二号 手把手教你学Verilogfpga开发
    目录选择工具安装步骤1.下载并安装仿真工具2.获取许可证3.配置环境变量4.安装综合工具（可选）5.设置IDE（如果适用）测试环境注意事项搭建Verilog的开发环境涉及到几个关键步骤，包括选择合适的硬件描述语言（HDL）编译器/综合器、安装必要的软件工具以及设置开发环境。下面是详细的步骤指南：选择工具首先需要确定你希望使用的工具集。常见的Verilog工具包括：仿真工具：如ModelSim、Ac
  • 硬件描述语言 算法资料吧！ 硬件
    介绍：大多数人都熟悉用于开发软件应用程序的传统编程语言，如C、C++、Java、Python等。但是，许多人不知道Verilog和VHDL等硬件描述语言。在本文中，我们将讨论硬件描述语言。我们走吧。历史：硬件描述语言作为设计捕获媒介的概念最早是在1950年代引入的，但直到1985年之后才开始被设计社区广泛采用。从历史上看，软件编程语言的发展刺激了HDL的发展。第一种硬件描述语言出现在1960年末，
  • 探索数字电路的奥秘：时序电路的 HDL 设计 甄亚凌
    探索数字电路的奥秘：时序电路的HDL设计【下载地址】实验八时序电路的HDL设计实验八时序电路的HDL设计项目地址:https://gitcode.com/open-source-toolkit/0f348项目介绍在数字电路的世界中，时序电路的设计是不可或缺的一环。本项目“实验八时序电路的HDL设计”旨在帮助电子工程和计算机工程专业的学生及工程师深入理解时序电路的核心概念，并通过实际的HDL设计来掌
  • [AI速读]CHISEL vs. SystemVerilog：用RISC-V核心对比两种硬件设计语言 iccnewer risc-v设计语言
    在硬件设计领域，选择合适的语言对开发效率、维护成本和最终性能都至关重要。最近，一项研究对比了两种硬件描述语言——CHISEL（基于Scala的嵌入式语言）和传统的SystemVerilog，它们分别实现了同一款RISC-V核心（SweRV-EL2）。以下是关键发现和结论。为什么选择CHISEL？CHISEL是一种基于Scala的高级硬件构造语言，它结合了面向对象和函数式编程的特性。与传统的Syst
  • 【从零开始学习计算机科学】数字逻辑（四）数字系统设计 贫苦游商 学习数字逻辑verilog数字系统HDL数字电路FPGA
    【从零开始学习计算机科学】数字逻辑（四）数字系统设计数字系统设计硬件描述语言HDL（HardwareDescriptionLanguage）VerilogHDL的起源与发展HDL软核、固核和硬核的重用HDL的应用数字系统设计实现数字系统设计一个数字集成电路的可以从不同的层次（系统级、算法级、寄存器传输级、门级、开关级）以及不同的领域（行为领域、结构领域、物理领域）进行描述。三个领域主要含义如下：行
  • jdk tomcat 环境变量配置 Array_06 javajdktomcat
    Win7 下如何配置java环境变量 1。准备jdk包，win7系统，tomcat安装包（均上网下载即可） 2。进行对jdk的安装，尽量为默认路径（但要记住啊！！以防以后配置用。。。） 3。分别配置高级环境变量。   电脑-->右击属性-->高级环境变量-->环境变量。 分别配置 : path    &nbs
  • Spring调SDK包报java.lang.NoSuchFieldError错误 bijian1013 javaspring
            在工作中调另一个系统的SDK包，出现如下java.lang.NoSuchFieldError错误。 org.springframework.web.util.NestedServletException: Handler processing failed; nested exception is java.l
  • LeetCode[位运算] - #136 数组中的单一数 Cwind java题解位运算LeetCodeAlgorithm
    原题链接：#136 Single Number 要求： 给定一个整型数组，其中除了一个元素之外，每个元素都出现两次。找出这个元素 注意：算法的时间复杂度应为O(n)，最好不使用额外的内存空间 难度：中等 分析： 题目限定了线性的时间复杂度，同时不使用额外的空间，即要求只遍历数组一遍得出结果。由于异或运算 n XOR n = 0, n XOR 0 = n，故将数组中的每个元素进
  • qq登陆界面开发 15700786134 qq
    今天我们来开发一个qq登陆界面，首先写一个界面程序，一个界面首先是一个Frame对象，即是一个窗体。然后在这个窗体上放置其他组件。代码如下： public class First {         public void initul(){        jf=ne
  • Linux的程序包管理器RPM 被触发 linux
    在早期我们使用源代码的方式来安装软件时，都需要先把源程序代码编译成可执行的二进制安装程序，然后进行安装。这就意味着每次安装软件都需要经过预处理-->编译-->汇编-->链接-->生成安装文件--> 安装，这个复杂而艰辛的过程。为简化安装步骤，便于广大用户的安装部署程序，程序提供商就在特定的系统上面编译好相关程序的安装文件并进行打包，提供给大家下载，我们只需要根据自己的
  • socket通信遇到EOFException 肆无忌惮_ EOFException
    java.io.EOFException at java.io.ObjectInputStream$PeekInputStream.readFully(ObjectInputStream.java:2281) at java.io.ObjectInputStream$BlockDataInputStream.readShort(ObjectInputStream.java:
  • 基于spring的web项目定时操作 知了ing javaWeb
    废话不多说，直接上代码，很简单 配置一下项目启动就行 1，web.xml <?xml version="1.0" encoding="UTF-8"?> <web-app xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns="h
  • 树形结构的数据库表Schema设计 矮蛋蛋 schema
    原文地址： http://blog.csdn.net/MONKEY_D_MENG/article/details/6647488     程序设计过程中，我们常常用树形结构来表征某些数据的关联关系，如企业上下级部门、栏目结构、商品分类等等，通常而言，这些树状结构需要借助于数据库完成持久化。然而目前的各种基于关系的数据库，都是以二维表的形式记录存储数据信息，
  • maven将jar包和源码一起打包到本地仓库 alleni123 maven
    http://stackoverflow.com/questions/4031987/how-to-upload-sources-to-local-maven-repository <project> ... <build> <plugins> <plugin> <groupI
  • java IO操作 与 File 获取文件或文件夹的大小，可读，等属性！！！ 百合不是茶
    类 File File是指文件和目录路径名的抽象表示形式。 1，何为文件： 标准文件（txt doc mp3...） 目录文件（文件夹） 虚拟内存文件   2，File类中有可以创建文件的 createNewFile（）方法,在创建新文件的时候需要try{} catch(）{}因为可能会抛出异常；也有可以判断文件是否是一个标准文件的方法isFile();这些防抖都
  • Spring注入有继承关系的类（2） bijian1013 javaspring
    被注入类的父类有相应的属性，Spring可以直接注入相应的属性，如下所例：1.AClass类 package com.bijian.spring.test4; public class AClass { private String a; private String b; public String getA() { retu
  • 30岁转型期你能否成为成功人士 bijian1013 成长励志
            很多人由于年轻时走了弯路，到了30岁一事无成，这样的例子大有人在。但同样也有一些人，整个职业生涯都发展得很优秀，到了30岁已经成为职场的精英阶层。由于做猎头的原因，我们接触很多30岁左右的经理人，发现他们在职业发展道路上往往有很多致命的问题。在30岁之前，他们的职业生涯表现很优秀，但从30岁到40岁这一段，很多人
  • 【Velocity四】Velocity与Java互操作 bit1129 velocity
    Velocity出现的目的用于简化基于MVC的web应用开发，用于替代JSP标签技术，那么Velocity如何访问Java代码.本篇继续以Velocity三http://bit1129.iteye.com/blog/2106142中的例子为基础，      POJO    package com.tom.servlets; public
  • 【Hive十一】Hive数据倾斜优化 bit1129 hive
    什么是Hive数据倾斜问题   操作：join,group by,count distinct 现象：任务进度长时间维持在99%（或100%），查看任务监控页面，发现只有少量（1个或几个）reduce子任务未完成；查看未完成的子任务，可以看到本地读写数据量积累非常大，通常超过10GB可以认定为发生数据倾斜。 原因：key分布不均匀 倾斜度衡量：平均记录数超过50w且
  • 在nginx中集成lua脚本：添加自定义Http头，封IP等 ronin47 nginx lua csrf
    Lua是一个可以嵌入到Nginx配置文件中的动态脚本语言，从而可以在Nginx请求处理的任何阶段执行各种Lua代码。刚开始我们只是用Lua 把请求路由到后端服务器，但是它对我们架构的作用超出了我们的预期。下面就讲讲我们所做的工作。 强制搜索引擎只索引mixlr.com Google把子域名当作完全独立的网站，我们不希望爬虫抓取子域名的页面，降低我们的Page rank。 location /{
  • java-3.求子数组的最大和 bylijinnan java
    package beautyOfCoding; public class MaxSubArraySum { /** * 3.求子数组的最大和 题目描述： 输入一个整形数组，数组里有正数也有负数。 数组中连续的一个或多个整数组成一个子数组，每个子数组都有一个和。 求所有子数组的和的最大值。要求时间复杂度为O(n)。 例如输入的数组为1, -2, 3, 10, -4,
  • Netty源码学习-FileRegion bylijinnan javanetty
    今天看org.jboss.netty.example.http.file.HttpStaticFileServerHandler.java 可以直接往channel里面写入一个FileRegion对象，而不需要相应的encoder： //pipeline（没有诸如“FileRegionEncoder”的handler）： public ChannelPipeline ge
  • 使用ZeroClipboard解决跨浏览器复制到剪贴板的问题 cngolon 跨浏览器复制到粘贴板Zero Clipboard
    Zero Clipboard的实现原理 Zero Clipboard 利用透明的Flash让其漂浮在复制按钮之上，这样其实点击的不是按钮而是 Flash ，这样将需要的内容传入Flash，再通过Flash的复制功能把传入的内容复制到剪贴板。 Zero Clipboard的安装方法 首先需要下载 Zero Clipboard的压缩包，解压后把文件夹中两个文件：ZeroClipboard.js
  • 单例模式 cuishikuan 单例模式
    第一种（懒汉，线程不安全）： public class Singleton {   2     private static Singleton instance;   3     pri
  • spring+websocket的使用 dalan_123
    一、spring配置文件 <?xml version="1.0" encoding="UTF-8"?><beans xmlns="http://www.springframework.org/schema/beans"    xmlns:xsi="http://www.w3.or
  • 细节问题：ZEROFILL的用法范围。 dcj3sjt126com mysql
    1、zerofill把月份中的一位数字比如1，2，3等加前导0 mysql> CREATE TABLE t1 (year YEAR(4), month INT(2) UNSIGNED ZEROFILL,    -> day
  • Android开发10——Activity的跳转与传值 dcj3sjt126com Android开发
    Activity跳转与传值，主要是通过Intent类，Intent的作用是激活组件和附带数据。   一、Activity跳转 方法一Intent intent = new Intent(A.this, B.class); startActivity(intent)   方法二Intent intent = new Intent();intent.setCla
  • jdbc 得到表结构、主键 eksliang jdbc 得到表结构、主键
    转自博客：http://blog.csdn.net/ocean1010/article/details/7266042 假设有个con DatabaseMetaData dbmd = con.getMetaData(); rs = dbmd.getColumns(con.getCatalog(), schema, tableName, null); rs.getSt
  • Android 应用程序开关GPS gqdy365 android
    要在应用程序中操作GPS开关需要权限： <uses-permission android:name="android.permission.WRITE_SECURE_SETTINGS" /> 但在配置文件中添加此权限之后会报错，无法再eclipse里面正常编译，怎么办？ 1、方法一：将项目放到Android源码中编译； 2、方法二：网上有人说cl
  • Windows上调试MapReduce zhiquanliu mapreduce
    1.下载hadoop2x-eclipse-plugin https://github.com/winghc/hadoop2x-eclipse-plugin.git 把 hadoop2.6.0-eclipse-plugin.jar 放到eclipse plugin 目录中。 2.下载 hadoop2.6_x64_.zip http://dl.iteye.com/topics/download/d2b
  • 如何看待一些知名博客推广软文的行为？ justjavac 博客
    本文来自我在知乎上的一个回答：http://www.zhihu.com/question/23431810/answer/24588621 互联网上的两种典型心态： 当初求种像条狗，如今撸完嫌人丑 当初搜贴像条犬，如今读完嫌人软 你为啥感觉不舒服呢？ 难道非得要作者把自己的劳动成果免费给你用，你才舒服？ 就如同 Google 关闭了 Gooled Reader，那是
  • sql优化总结 macroli sql
    为了是自己对sql优化有更好的原则性，在这里做一下总结，个人原则如有不对请多多指教。谢谢！   要知道一个简单的sql语句执行效率，就要有查看方式，一遍更好的进行优化。   一、简单的统计语句执行时间 declare @d datetime ---定义一个datetime的变量set @d=getdate() ---获取查询语句开始前的时间select user_id
  • Linux Oracle中常遇到的一些问题及命令总结 超声波 oraclelinux
    1.linux更改主机名   (1)#hostname oracledb　　　　临时修改主机名 (2) vi /etc/sysconfig/network 　　修改hostname (3) vi /etc/hosts　　　　　　　　修改IP对应的主机名   2.linux重启oracle实例及监听的各种方法 （注意操作的顺序应该是先监听，后数据库实例） &nbs
  • hive函数大全及使用示例 superlxw1234 hadoophive函数
      具体说明及示例参 见附件文档。     文档目录：   目录 一、关系运算： 4 1. 等值比较: = 4 2. 不等值比较: <> 4 3. 小于比较: < 4 4. 小于等于比较: <= 4 5. 大于比较: > 5 6. 大于等于比较: >= 5 7. 空值判断: IS NULL 5
  • Spring 4.2新特性-使用@Order调整配置类加载顺序 wiselyman spring 4
    4.1 @Order Spring 4.2 利用@Order控制配置类的加载顺序 4.2 演示 两个演示bean package com.wisely.spring4_2.order; public class Demo1Service { } package com.wisely.spring4_2.order; public class
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他