Diesel8
Diesel8

xilinx reVISION 入门指南（简介）

文章目录

  • 一 简介
    • 1 the reVISION single sensor design
    • 2 the reVISION 8-stream VCU + CNN design（not available）
  • 二 软件工具，环境搭建
    • 硬件
    • 软件

一 简介

Xilinx™ reVISION stack 包括一系列用于平台，算法和应用程序开发的开发资源。官方支持ZCU102，ZCU104开发板（价格比较贵）

reVISION stack 包含两个平台：

1 the reVISION single sensor design

capture piplines和output piplines为最基础的platform，并且这些常见的视频处理ip核，xilinx都由HLS实现，可见官方大力的推行HLS，HLS是未来生产力。m2m piplines 由SDSoC build。

  1. 3类视觉算法，硬件加速，PL端（HLS实现）
  • Filter 2D（卷积处理）
    卷积是一种常见的图像处理技术，它改变像素的强度以反映周围像素的强度。这被广泛用于图像滤波器，以实现流行的图像效果，如模糊，锐化和边缘检测。实现的算法使用具有可编程滤波器系数的3x3内核。
  • Stereo vision（视觉深度检测）
    该算法使用在同一时刻拍摄的来自立体相机的两个并排图像，并计算图像中每个像素位置处的相机的深度或距离。立体块匹配算法基于双目视差计算深度，类似于人眼感知深度的方式。深度图以伪色编码。远处的物体显得深蓝色。更近和更近的物体出现在彩虹连续的绿色，黄色，橙色，红色，紫色，最后是白色，最接近相机。
  • Optical Flow
    该算法及时使用两个连续图像，并计算图像中每个像素位置的运动方向和幅度。该计算是用于光流估计的Lucas-Kanade方法的简单实现。光流算法在每个像素位置返回两个带符号的数字，表示垂直方向上的上或下运动，以及水平方向上的左或右运动。假色输出的亮度，从黑色到亮色，表示运动的大小，颜色表示方向。
  • Triple
    同时在硬件中实现上面3个算法。 使用三个HW加速插件从三个独立视频源设置三个流水线到视频混合器的三个平面，以便在HDMI显示器上输出。
  1. 3类视频源

  • USB2/3 camera up to 1080p60 or stereo 1080p30
    ps端实现，使用标准linux驱动Universal Video Class

  • HDMI RX up to 4k60
    pl端实现

hdmi data stream
AXI4 stream,rgb,yuv444,yuv422
yuv422,目标分辨率
write YUV422 stream to memory as packed yuyv format
source
hdmi rx subsystem
video processing subsystem,scaler only,缩放
frame buffer write
ps,ddr
  • MIPI CSI using an optional FMC card up to 4k60(高清摄像头，使用FMC接口)
    pl端实现
data stream
AXI4 stream,raw
RGB
图像增强,提升暗部细节
颜色校正,rgb
yuv422
write YUV422 stream to memory as packed yuyv format
mipi csi ,fmc card
mipi csi2 subsystem
demosaic ip
gamma ip
VPSS,color correction
VPSS,scaler only
frame buffer write
ps,ddr
  1. 2种输出源
  • HDMI TX up to 4k60
    pl端实现
read one ARGB and two YUYV layers from memory
视频层组合并进行α混合成单个输出帧,axi4 stream
hdmi data stream
ps,ddr
video mixer
hdmi rx subsystem
sink
  • DP TX up to 4k30
    ps端实现

2 the reVISION 8-stream VCU + CNN design（not available）

该设计至今未开放，xilinx公司不是耍猴吗！我就是为他来的，因为这个设计才是revision的亮点，不过据说该设计正在通过最够后的法律审批，应该不久就公开了。
xilinx reVISION 入门指南（简介）_第1张图片
该设计执行H.264 / H.265文件的VCU解码，并将解码的流传递给DeePhi DNN处理单元（DPU）IP以进行机器学习。这里提供的示例用于交通检测，其中交通检测以及交通类型分类由围绕行人，汽车和自行车的不同颜色的框显示。VCU的解码输出是NV12，DPU IP的输入是BGR。 DNN的分辨率为640x480，可能与实际文件不同;插入VPSS子系统以执行色彩空间转换和缩小。

二 软件工具，环境搭建

参考reVISION官方文档

硬件

1 Single-Sensor Platform
Required:
ZCU104 Evaluation Board or ZCU102 Evaluation Board (rev 1.0 with production silicon for ZCU102)
Micro USB cable, connected to laptop or desktop computer for the terminal emulator
SD card (for ZCU102) or Micro SD card (for ZCU104)
Optional (required for live I/O examples):

Monitor with DisplayPort or HDMI input supporting one of the following resolutions:
3840x2160
1920x1080
1280x720
DisplayPort cable (DP certified) or HDMI cable
Leopard LI-IMX274MIPI-FMC
Stereolabs ZED USB stereo camera
e-con Systems See3CAM_CU30_CHL_TC USB camera
USB3 Micro B adapter
Adapter shipped with ZCU102 rev 1.0 and production silicon.
The adapter needs to be purchased separately from Whizz for ZCU102 rev 1.0 with ES2 silicon.
This adapter is not required for the ZCU104 board.
HDMI video source with output supporting one of the following resolutions:
3840x2160
1920x1080
1280x720

2 Stream VCU + CNN Platform
Required:
ZCU104 Evaluation Board
Micro USB cable, connected to laptop or desktop computer for the terminal emulator
Micro SD card
Monitor with HDMI input supporting one of the following resolutions:
1600x1200
1920x1080
HDMI cable

软件

Required:

Linux or Windows host machine with a minimum memory of 32GB for tool flow tutorials (see UG1238 for supported OS version).

SDSoC™ Development Environment version 2018.3 (see UG1238 for installation instructions).

Serial terminal emulator (for example, Tera Term)

7zip utility to extract the design .zip file (Windows only).（解压软件）

Design .zip files:

Single-sensor ZCU102 production silicon: zcu102-rv-ss-2018-3.zip
Single-sensor ZCU104 production silicon: zcu104-rv-ss-2018-3.zip
MIN ZCU102 production silicon: zcu102-rv-min-2018-3.zip
MIN ZCU104 production silicon: zcu104-rv-min-2018-3.zip
The design .zip file for the 8-stream VCU + CNN ZCU104 production silicon is not yet available.
and give the same path in the SDSoC license manager.

你可能感兴趣的:(FPGA)

  • 再谈fpga开发（fpga运行效率高的三大原因） 嵌入式-老费 再谈FPGA开发fpga开发
    【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：[email protected]】fpga其实大家都不陌生，大家都知道fpga介于软件和硬件之间，适合处理底层信号的东西，运算速度比较快。知道多一点的同学，可能还知道fpga可以同时处理多个数据。再多一点的东西，可能就不清楚了。fpga本身频率不高，200M都算是很高的频率了。因此，毋庸置疑，fpga的效率就是在于它的并发性，这可以很大
  • FPGA开发与测试流程详解 IC与FPGA设计 FPGAfpga开发
    在FPGA（现场可编程门阵列）行业中，开发和测试是确保产品性能和稳定性的关键环节。FPGA技术广泛应用于通信、汽车、工业、消费电子等领域，其优势在于高效的并行处理能力和灵活的硬件定制能力。本文将详细介绍FPGA开发和测试的基本流程，帮助大家了解如何高效完成FPGA的开发与验证。FPGA开发流程FPGA的开发通常分为以下几个主要阶段：1.需求分析与设计规格在开始FPGA开发之前，首先需要明确系统的需
  • 离线环境下如何优雅地部署 Mentor Questa CFAteam EDA工具安装指南EDA服务器运维fpga开发
    MentorQuesta（前称ModelSimSE）是SiemensEDA旗下的重要数字仿真平台，被广泛用于ASIC和FPGA的功能验证、测试平台搭建和UVM流程开发。相比SynopsysVCS和CadenceXcelium，Questa更注重仿真引擎的灵活性与图形交互性。但在实际部署中，很多客户面临着“无法联网”或“内网部署”场景，如：高校教学机房受网络限制企业设计环境为内网隔离区军工科研单位需
  • FPGA知识基础之--在线调试工具 土包子=-= FPGA学习fpga开发
    文章目录前言一、定义二、特点三、功能3.1信号监控：3.2信号修改：3.3断点设置：3.4变量监视：3.5性能分析：3.6故障注入：四、主要的在线调试工具4.1Xilinx的VIO和ILA4.1.1介绍4.1.2配置步骤4.1.3使用场景4.1.4优势4.2Altera的In-SystemMemoryContentEditor4.2.1介绍4.2.2配置步骤4.2.3使用场景4.3QuartusI
  • FPGA 基于 Vivado 核的 ROM 设计与实现 鱼弦 单片机系统合集fpga开发
    FPGA基于Vivado核的ROM设计与实现介绍ROM（只读存储器）是一种非易失性存储器，可以在FPGA中用于存储固定数据或程序代码。在FPGA设计中，ROM通常用于初始化数据表、查找表（LUT）、固件和配置参数等。Vivado提供了便捷的IP核，可以快速实现和集成ROM模块。应用使用场景启动加载：存储系统启动时所需的引导代码或配置。查找表（LUT）：用于快速计算复杂函数值，如三角函数、对数等。固
  • XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV（Embedded Vision） XINVRY-FPGA arm开发fpga开发fpga嵌入式硬件硬件工程计算机视觉硬件架构
    XCZU4EV-1FBVB900EXCZU4EV‑2FBVB900E属于AMD（Xilinx）ZynqUltraScale+MPSoCEV（EmbeddedVision）系列，集成四核Arm®Cortex‑A53应用处理器、双核Cortex‑R5F实时处理器与Mali‑400MP2片上GPU，辅以强大的可编程逻辑和海量DSP引擎。该器件面向视频嵌入式视觉、网络通信、工业自动化和高级数据处理等对图形
  • 图像处理全栈指南：从传统算法到深度学习，再到FPGA移植 阿牛的药铺 图像算法区图像处理算法深度学习
    图像处理全栈指南：从传统算法到深度学习，再到FPGA移植一、引言：图像处理是光学类产品的“大脑”光学类产品（可见光摄像头、红外热成像、光谱仪）的核心价值，在于将光信号转化为可理解的图像信息。而图像处理算法，就是解读这些信息的“大脑”——从传统的边缘检测到深度学习的目标识别，从实时降噪到高维光谱分割，每一步都决定了产品的性能（如分辨率、帧率、功耗）。对于算法移植工程师（科研助理1）岗位而言，需要掌握
  • AGM FPGA与CPLD烧录说明 HIZYUAN FPGA大讲堂海振远技术分享课堂stm32fpga/cpldarm
    AGM的产品系列主要是CPLD和FPGA两种，FPGA目前容量是从6KLE~16KLE有多个型号，不同的系列，我们也开发有相应的开发板，方便首次使用的时候快速上手。以下分享一些AGM的知识点。AGM芯片-烧写文件类型：1、AG256/272/576系列：.prg为烧写文件，通过JTAG烧写；_download.prg为AGMDownloader专用编程器的烧写文件，用于批量快速烧写用；_SRAM.
  • FPGA Verilog 入门语法指南 无证驾驶梁嗖嗖 FPGAfpga开发
    FPGAVerilog入门语法指南目录Verilog与C语言对比基础关键字数据类型运算符控制结构数值表示阻塞与非阻塞赋值模块结构预处理指令
  • 2023-05-26 白鱼入舟
    一说到量化交易，一下子蹦出一堆牛逼的词汇，比如:FPGA，微波，高频，纳秒级别延迟等等。这些都是高频交易中的词汇，高频交易确实是基金公司做起来比较合适，普通人搞起来门槛比较高。但是，需要明确一点：量化基金不等同于高频交易。交易如果根据频率来划分的话，可分为：高频：ticke纳秒级别的1s级别中低频：1s~1h级别超低频：1d~1w等长线投资高频交易对延迟，性能和稳定性要求非常高，需要大量的硬件的成
  • fpga项目开发实例_按这4个步骤学习，高手一步一步教你玩转FPGA weixin_39832965 fpga项目开发实例数字信号处理的fpga实现
    FPGA作为一种高新技术，由于其结构的特殊性，可以重复编程，开发周期较短，越来越受到电子爱好者的青睐，其应用已经逐渐普及到了各行各业。因此，越来越多的学生或工程师都希望跨进FPGA的大门掌握这门技术。网络上各种开发板、培训班更是多如牛毛，仿佛在告诉你不懂FPGA你就OUT啦。那么我们要玩转FPGA必须具备哪些基础知识呢？如何学习FPGA呢？下面我们慢慢道来。(一)要了解什么是FPGA既然要玩转FP
  • FPGA FIFO IP核设计与应用 - 自定义深度实践 Kiki-2189
    本文还有配套的精品资源，点击获取简介：FIFO（先进先出）是FPGA设计中用于数据缓存和传输的重要存储结构。本资源提供了可定制深度的FIFOIP核源代码，极大地优化系统性能并满足特定需求。通过复用预设计的IP核模块，FPGA开发者能够快速构建系统，降低设计复杂度。源代码包括读写指针、控制逻辑，并且可以使用硬件描述语言（如Verilog或VHDL）配置FIFO深度，以适应各种应用场合，如数据采集、处
  • 【时序违例阶段原因分析（三）FPGA】——探究FPGA在时序违例中的原因 uote_e fpga开发matlab
    【时序违例阶段原因分析（三）FPGA】——探究FPGA在时序违例中的原因时序违例是电路设计中比较常见的问题，其产生的原因有很多，其中FPGA是一个常见的时序违例源头。本文将重点探究FPGA在时序违例中的具体原因，并对应提供相应的代码实例和分析。FPGA（FieldProgrammableGateArray），中文名为现场可编程逻辑门阵列，是一种可编程逻辑器件。它具有适应性强、设计周期短、成本低等优
  • 电子信息工程专业学生的就业方向 祝老师 学习之外电子就业职场应用
    如果从工程师和研究生的专业方向来看，电子信息专业的方向大概有1）数字电子线路方向。从事单片机（8位的8051系列、32位的ARM系列等等）、FPGA(CPLD)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发，更高的要求会写驱动程序、会写底层应用程序。单片机主要用C语言和汇编语言开发，复杂的要涉及到实时嵌入式操作系统(ucLinux，VxWorks，uC-OS，WindowsCE等等)
  • （77）FPGA时序违例及解决办法-面试必问（一）（第16天） 宁静致远dream FPGA初级课程fpga开发面试职场和发展
    （77）FPGA时序违例及解决办法-面试必问（一）（第16天）1文章目录1）文章目录2）FPGA初级课程介绍3）FPGA初级课程架构4）FPGA时序违例及解决办法-面试必问（一）（第16天）5）技术交流6）参考资料2FPGA初级课程介绍1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。2）FPGA初级就业课程包括FPGA简介、VerilogHDL基本语法、Veril
  • （150）FPGA时序违例超详细总结 宁静致远dream FPGA约束方法与技巧fpga开发
    （150）FPGA时序违例超详细总结1文章目录1）文章目录2）时序约束引言3）FPGA时序约束课程介绍4）FPGA时序违例超详细总结5）技术交流6）参考资料2时序约束引言1）什么是静态时序分析？通俗来说：在输入信号到输出信号中，因为经过的传输路径、寄存器、门电路等器件的时间，这个时间就是时序。开发工具不知道我们路径上的要求，我们通过时序约束来告诉开发工具，根据要求，重新规划，
  • 一个工程师有关FPGA项目的九大感言
    .要和人配合。以我们做硬件的工程师为例，测试的时候一般都需要软件的配合，一个对硬件来说无比复杂的工作，可能在软件工程师看来就是几行简单的代码。所以要和人配合，多听听别人的意见，这样必然可以产生新的know-how从而加快测试和开发的速度，退一步讲，至少没有坏处。2.测试还是要别人来做。开发者看待自己的产品有如看待自己，大多是没有勇气去发现缺点的。一是源自自尊心，二是为了避免额外的工作。所以就算有问
  • FPGA时序违例常规处理方法 PixelLancer fpga开发matlab
    FPGA时序违例常规处理方法FPGA芯片常常在高性能计算、数字信号处理等领域中得到广泛应用。在设计FPGA电路时，时序约束是非常重要的一步。因为采用了诸如时钟分频、数据同步等技术，导致时序问题的出现会给电路性能带来很大影响。本文将介绍处理FPGA时序违例的一些常规方法。时序约束时序约束是FPGA设计的关键步骤之一。它通过定义时序规范来保证电路的正常运行。约束包括时钟频率、输入延迟、输出延迟等参数。
  • 【FPGA中时序违例的处理方法】——详解 NoerrorCode fpga开发matlab
    【FPGA中时序违例的处理方法】——详解FPGA作为一种可编程逻辑器件，被广泛应用于数字电路设计和验证中。然而，在实际应用中，由于各种因素的干扰，可能会出现时序违例问题。时序违例是指由于时钟信号传输延迟等原因，导致数据信号无法按照预期的时序到达目标寄存器，从而引发错误。为了解决FPGA中的时序违例问题，我们可以采用以下方法：消除时钟劣化：时钟信号经过长距离传输或布线潜在的“毒瘤”区域会出现劣化，导
  • FPGA开发实例之时序违规1 Leo_9824 FPGAZYNQfpga
    1、说明\qquad在用fpga做信号处理的时候用到了开根号运算，我直接调用ip核完成的。编译完成后出现了ip核路径时序违规，以下是解决方法。2、ip核时序违规如图所示\qquad打开第一个违规路径查看详细信息，可以看到信号路径都是CARRY和LUT，即信号路径中包含了很多组合逻辑。
  • FPGA时序违例全面总结：原因、检测和解决方法 CodeGu fpga开发matlab
    FPGA时序违例全面总结：原因、检测和解决方法在FPGA设计中，时序违例是一个常见的问题，特别是当设计达到高速、高密度且使用高级功能时。时序违例会导致系统性能降低、电磁兼容性问题甚至系统不稳定。本文将详细总结FPGA时序违例的原因、检测和解决方法。I.时序违例的原因时序违例发生的原因主要包括以下几个方面：1.时钟树设计不合理时钟树设计不合理是时序违例最常见的原因之一。在FPGA中，时钟是系统的重要
  • FPGA实现循迹小车
    介绍循迹小车是一种通过红外传感器检测道路并自主调整方向的智能车。本文将介绍如何使用VHDL代码实现循迹小车的基本功能，包括舵机控制和PWM信号生成。场地图硬件准备FPGA开发板（EP4CE10F17C8)红外传感器模块(八路红外循迹模块）电机驱动模块舵机小车底盘电源模块VHDL代码解析首先，我们定义了一个名为red_back的实体，包含时钟、复位信号、红外信号输入、使能信号以及PWM输出控制等端口
  • FPGA循迹小车项目实现与应用 Kiki-2189
    本文还有配套的精品资源，点击获取简介：基于FPGA的循迹小车项目利用其高度可编程的特性来控制机器人小车沿着预定路径行驶，并避免障碍。FPGA作为核心控制器，处理传感器数据，控制电机动作，实现自动循迹和避障功能。项目设计过程涉及到硬件描述语言编程、电路设计与调试，以及微控制器单元的配合工作。通过项目实践，学生或开发者能深入理解FPGA在智能控制中的应用，并提升相关技术能力。1.FPGA技术及应用1.
  • 内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard 薛迟
    本文还有配套的精品资源，点击获取简介：本教程提供了在XilinxZynqZedboard平台上实现内存映射VGA显示的详细方法和示例代码。教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。代码示例包含初始化配置、地址解码、颜色空间转换等关键模块，并指导如何调试和优化显示性能。通过实践，学习者可以深入理解FPGA设计以及硬件和软件间的交
  • FPGA开发流程 JinSir_ FPGA开发fpga开发
    FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。原理图和HDL(Hardwaredescriptionlanguage，硬件描述语言)是两种最常用的数字硬件电路描述方法。其中，运用HDL设计方法具有更好的移植性、通用性以及利于模块划分的特点。典型FPGA的开发流程1、功能定义/器件选型——根据经验选择器件型号2、设计输入（DesignEntry）——
  • 再谈fpga开发（状态机的应用） 嵌入式-老费 再谈FPGA开发fpga开发
    【声明：版权所有，欢迎转载，请勿用于商业用途。联系信箱：[email protected]】前面说过，fpga上面最基础的部分是寄存器，而所有寄存器存在每一个clock下，都有被翻转的可能性。至于这些寄存器是不是真的翻转，或者说是保持不变，取决于当时的状态。所以在clock运行的区间内，我们习惯于把任务切分成若干个状态，不同状态下的register是不一样的，当然只有一部分register参与
  • 《LabVIEW ZYNQ FPGA开发宝典》第5章：5.2：LabVIEW ZYNQ FPGA开发流程简介（分为PS（ARM）和PL（FPGA）） 神电测控 fpga开发labviewarm开发fpga编程语言嵌入式pci-e
    在正式开始用LabVIEW开发ZYNQ芯片程序之前，我们有必要花一点时间对ZYNQ里面的PS端LinuxRT程序和PL端的FPGA程序以及二者之间的通信过程和原理做个简单的开发流程说明。其中，ZYNQPL端FPGA程序开发跟我们之前的MyFPGAPro1345里面的纯FPGA编程非常类似，而ZYNQPS端LinuxRT程序的开发则跟上位机LabVIEW开发类似，二者之间的交互则是通过我们开发好的R
  • 基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程 范纹杉好好生活工作 c语言fpga开发开发语言数据库qt嵌入式硬件嵌入式实时数据库
    课程链接：【【跟小梅哥0基础学Zynq】基于C语言的ZynqSOCFPGA嵌入式裸机设计和开发教程】https://www.bilibili.com/video/BV1Ra411q7ww/?p=2&share_source=copy_web&vd_source=d39882002c43c19fb5a68abed84dfad5嵌入式裸机程序设计开发实验实验一：使用GPIO点亮LED灯课程目的:展示基
  • Xilinx-FPGA-PCIe-XDMA 驱动内核兼容性问题修复方案 XXYBMOOO linux运维服务器
    问题1：implicitdeclarationoffunction"mmiowb()"解决方法：在libxdma.c和cdev_xvc.c文件中注释掉所有mmiowb()函数调用问题2："macro"access_ok"passed3arguments,buttakesjust2"解决方法：修改cdev_ctrl.c文件中两处access_ok宏调用-result=!access_ok(VERIF
  • 【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案 璞致电子 fpga开发fpga
    璞致电子PZ-KU060-KFB开发板基于XilinxKintexUltraScaleKU060芯片打造，以纯FPGA架构为核心，融合高密度逻辑资源、高速接口与工业级可靠性，为需要极致并行处理能力的场景提供从原型验证到量产落地的全流程解决方案。无论是高速信号处理、机器视觉还是工业控制，这款开发板均能凭借强大的逻辑运算能力、丰富的扩展接口与稳定的硬件性能，满足工程师对高带宽、低延迟、定制化协议的严苛
  • log4j对象改变日志级别 3213213333332132 javalog4jlevellog4j对象名称日志级别
    log4j对象改变日志级别可批量的改变所有级别，或是根据条件改变日志级别。 log4j配置文件： log4j.rootLogger=ERROR,FILE,CONSOLE,EXECPTION #log4j.appender.FILE=org.apache.log4j.RollingFileAppender log4j.appender.FILE=org.apache.l
  • elk+redis 搭建nginx日志分析平台 ronin47 elasticsearchkibanalogstash
                 elk+redis 搭建nginx日志分析平台 logstash,elasticsearch,kibana 怎么进行nginx的日志分析呢？首先，架构方面，nginx是有日志文件的，它的每个请求的状态等都有日志文件进行记录。其次，需要有个队 列，redis的l
  • Yii2设置时区 dcj3sjt126com PHPtimezoneyii2
    时区这东西，在开发的时候，你说重要吧，也还好，毕竟没它也能正常运行，你说不重要吧，那就纠结了。特别是linux系统，都TMD差上几小时，你能不痛苦吗？win还好一点。有一些常规方法，是大家目前都在采用的1、php.ini中的设置，这个就不谈了，2、程序中公用文件里设置，date_default_timezone_set一下时区3、或者。。。自己写时间处理函数，在遇到时间的时候，用这个函数处理（比较
  • js实现前台动态添加文本框，后台获取文本框内容 171815164 文本框
    <%@ page language="java" import="java.util.*" pageEncoding="UTF-8"%> <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://w
  • 持续集成工具 g21121 持续集成
            持续集成是什么？我们为什么需要持续集成？持续集成带来的好处是什么？什么样的项目需要持续集成？...        持续集成(Continuous integration ,简称CI)，所谓集成可以理解为将互相依赖的工程或模块合并成一个能单独运行
  • 数据结构哈希表(hash)总结 永夜-极光 数据结构
    1.什么是hash 来源于百度百科: Hash，一般翻译做“散列”，也有直接音译为“哈希”的，就是把任意长度的输入，通过散列算法，变换成固定长度的输出，该输出就是散列值。这种转换是一种压缩映射，也就是，散列值的空间通常远小于输入的空间，不同的输入可能会散列成相同的输出，所以不可能从散列值来唯一的确定输入值。简单的说就是一种将任意长度的消息压缩到某一固定长度的消息摘要的函数。  
  • 乱七八糟 程序员是怎么炼成的
    eclipse中的jvm字节码查看插件地址： http://andrei.gmxhome.de/eclipse/ 安装该地址的outline 插件  后重启，打开window下的view下的bytecode视图 http://andrei.gmxhome.de/eclipse/   jvm博客： http://yunshen0909.iteye.com/blog/2
  • 职场人伤害了“上司” 怎样弥补 aijuans 职场
    由于工作中的失误，或者平时不注意自己的言行“伤害”、“得罪”了自己的上司，怎么办呢？ 　　在职业生涯中这种问题尽量不要发生。下面提供了一些解决问题的建议： 　　一、利用一些轻松的场合表示对他的尊重 　　即使是开明的上司也很注重自己的权威，都希望得到下属的尊重，所以当你与上司冲突后，最好让不愉快成为过去，你不妨在一些轻松的场合，比如会餐、联谊活动等，向上司问个好，敬下酒，表示你对对方的尊重，
  • 深入浅出url编码 antonyup_2006 应用服务器浏览器servletweblogicIE
    出处：http://blog.csdn.net/yzhz  杨争   http://blog.csdn.net/yzhz/archive/2007/07/03/1676796.aspx 一、问题：         编码问题是JAVA初学者在web开发过程中经常会遇到问题，网上也有大量相关的
  • 建表后创建表的约束关系和增加表的字段 百合不是茶 标的约束关系增加表的字段
      下面所有的操作都是在表建立后操作的,主要目的就是熟悉sql的约束,约束语句的万能公式   1,增加字段(student表中增加 姓名字段)   alter table 增加字段的表名 add 增加的字段名 增加字段的数据类型 alter table student add name varchar2(10);   &nb
  • Uploadify 3.2 参数属性、事件、方法函数详解 bijian1013 JavaScriptuploadify
    一.属性 属性名称 默认值 说明 auto true 设置为true当选择文件后就直接上传了，为false需要点击上传按钮才上传。 buttonClass ” 按钮样式 buttonCursor ‘hand’ 鼠标指针悬停在按钮上的样子 buttonImage null 浏览按钮的图片的路
  • 精通Oracle10编程SQL(16)使用LOB对象 bijian1013 oracle数据库plsql
    /* *使用LOB对象 */ --LOB(Large Object)是专门用于处理大对象的一种数据类型，其所存放的数据长度可以达到4G字节 --CLOB/NCLOB用于存储大批量字符数据，BLOB用于存储大批量二进制数据，而BFILE则存储着指向OS文件的指针 /* *综合实例 */ --建立表空间 --#指定区尺寸为128k,如不指定，区尺寸默认为64k CR
  • 【Resin一】Resin服务器部署web应用 bit1129 resin
    工作中，在Resin服务器上部署web应用，通常有如下三种方式：   配置多个web-app 配置多个http id 为每个应用配置一个propeties、xml以及sh脚本文件 配置多个web-app   在resin.xml中,可以为一个host配置多个web-app   <cluster id="app&q
  • red5简介及基础知识 白糖_ 基础
      简介   Red5的主要功能和Macromedia公司的FMS类似，提供基于Flash的流媒体服务的一款基于Java的开源流媒体服务器。它由Java语言编写，使用RTMP作为流媒体传输协议，这与FMS完全兼容。它具有流化FLV、MP3文件，实时录制客户端流为FLV文件，共享对象，实时视频播放、Remoting等功能。用Red5替换FMS后,客户端不用更改可正
  • angular.fromJson boyitech AngularJSAngularJS 官方APIAngularJS API
    angular.fromJson 描述: 把Json字符串转为对象 使用方法: angular.fromJson(json); 参数详解: Param Type Details json string JSON 字符串 返回值: 对象, 数组, 字符串 或者是一个数字 示例: <!DOCTYPE HTML> <h
  • java-颠倒一个句子中的词的顺序。比如： I am a student颠倒后变成：student a am I bylijinnan java
    public class ReverseWords { /** * 题目：颠倒一个句子中的词的顺序。比如： I am a student颠倒后变成：student a am I.词以空格分隔。 * 要求： * 1.实现速度最快,移动最少 * 2.不能使用String的方法如split,indexOf等等。 * 解答：两次翻转。 */ publ
  • web实时通讯 Chen.H Web浏览器socket脚本
    关于web实时通讯，做一些监控软件。 由web服务器组件从消息服务器订阅实时数据，并建立消息服务器到所述web服务器之间的连接，web浏览器利用从所述web服务器下载到web页面的客户端代理与web服务器组件之间的socket连接，建立web浏览器与web服务器之间的持久连接；利用所述客户端代理与web浏览器页面之间的信息交互实现页面本地更新，建立一条从消息服务器到web浏览器页面之间的消息通路
  • [基因与生物]远古生物的基因可以嫁接到现代生物基因组中吗? comsci 生物
          大家仅仅把我说的事情当作一个IT行业的笑话来听吧..没有其它更多的意思     如果我们把大自然看成是一位伟大的程序员,专门为地球上的生态系统编制基因代码,并创造出各种不同的生物来,那么6500万年前的程序员开发的代码,是否兼容现代派的程序员的代码和架构呢?   
  • oracle 外部表 daizj oracle外部表external tables
        oracle外部表是只允许只读访问，不能进行DML操作，不能创建索引，可以对外部表进行的查询，连接，排序，创建视图和创建同义词操作。 you can select, join, or sort external table data. You can also create views and synonyms for external tables. Ho
  • aop相关的概念及配置 daysinsun AOP
    切面(Aspect): 通常在目标方法执行前后需要执行的方法（如事务、日志、权限），这些方法我们封装到一个类里面，这个类就叫切面。 连接点（joinpoint） spring里面的连接点指需要切入的方法，通常这个joinpoint可以作为一个参数传入到切面的方法里面（非常有用的一个东西）。 通知（Advice） 通知就是切面里面方法的具体实现，分为前置、后置、最终、异常环
  • 初一上学期难记忆单词背诵第二课 dcj3sjt126com englishword
    middle 中间的，中级的 well 喔，那么；好吧 phone 电话，电话机 policeman 警察 ask 问 take 拿到；带到 address 地址 glad 高兴的，乐意的 why 为什么  China 中国 family 家庭 grandmother (外)祖母 grandfather (外)祖父 wife 妻子 husband 丈夫 da
  • Linux日志分析常用命令 dcj3sjt126com linuxlog
    1.查看文件内容 cat -n 显示行号 2.分页显示 more Enter 显示下一行 空格 显示下一页 F 显示下一屏 B 显示上一屏 less /get 查询"get"字符串并高亮显示 3.显示文件尾 tail -f 不退出持续显示 -n 显示文件最后n行 4.显示头文件 head -n 显示文件开始n行 5.内容排序 sort -n 按照
  • JSONP 原理分析 fantasy2005 JavaScriptjsonpjsonp 跨域
    转自 http://www.nowamagic.net/librarys/veda/detail/224 JavaScript是一种在Web开发中经常使用的前端动态脚本技术。在JavaScript中，有一个很重要的安全性限制，被称为“Same-Origin Policy”（同源策略）。这一策略对于JavaScript代码能够访问的页面内容做了很重要的限制，即JavaScript只能访问与包含它的
  • 使用connect by进行级联查询 234390216 oracle查询父子Connect by级联
    使用connect by进行级联查询          connect by可以用于级联查询，常用于对具有树状结构的记录查询某一节点的所有子孙节点或所有祖辈节点。          来看一个示例，现假设我们拥有一个菜单表t_menu，其中只有三个字段：
  • 一个不错的能将HTML表格导出为excel,pdf等的jquery插件 jackyrong jquery插件
    发现一个老外写的不错的jquery插件，可以实现将HTML 表格导出为excel,pdf等格式， 地址在： https://github.com/kayalshri/ 下面看个例子，实现导出表格到excel,pdf <html> <head> <title>Export html table to excel an
  • UI设计中我们为什么需要设计动效 lampcy UIUI设计
    关于Unity3D中的Shader的知识 首先先解释下Unity3D的Shader，Unity里面的Shaders是使用一种叫ShaderLab的语言编写的，它同微软的FX文件或者NVIDIA的CgFX有些类似。传统意义上的vertex shader和pixel shader还是使用标准的Cg/HLSL 编程语言编写的。因此Unity文档里面的Shader，都是指用ShaderLab编写的代码，
  • 如何禁止页面缓存 nannan408 htmljspcache
    禁止页面使用缓存~ ------------------------------------------------ jsp:页面no cache： response.setHeader("Pragma","No-cache"); response.setHeader("Cache-Control","no-cach
  • 以代码的方式管理quartz定时任务的暂停、重启、删除、添加等 Everyday都不同 定时任务管理spring-quartz
          【前言】在项目的管理功能中，对定时任务的管理有时会很常见。因为我们不能指望只在配置文件中配置好定时任务就行了，因为如果要控制定时任务的 “暂停” 呢？暂停之后又要在某个时间点 “重启” 该定时任务呢？或者说直接 “删除” 该定时任务呢？要改变某定时任务的触发时间呢？ “添加” 一个定时任务对于系统的使用者而言，是不太现实的，因为一个定时任务的处理逻辑他是不
  • EXT实例 tntxia ext
      （1） 增加一个按钮   JSP:   <%@ page language="java" import="java.util.*" pageEncoding="UTF-8"%> <% String path = request.getContextPath(); Stri
  • 数学学习在计算机研究领域的作用和重要性 xjnine Math
    最近一直有师弟师妹和朋友问我数学和研究的关系，研一要去学什么数学课。毕竟在清华，衡量一个研究生最重要的指标之一就是paper,而没有数学，是肯定上不了世界顶级的期刊和会议的，这在计算机学界尤其重要！你会发现，不论哪个领域有价值的东西，都一定离不开数学！在这样一个信息时代，当google已经让世界没有秘密的时候，一种卓越的数学思维，绝对可以成为你的核心竞争力.  无奈本人实在见地
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他