vivado下 Debug的使用（触发不到的问题）。

    最近在倒腾Vivado，拿着KC705开发板跑了下一些范例，总体感觉上手很简单，文档资料也比A家的简洁明了。 范例基本上都是生成IP后，打开自带的example 工程，一跑就通。 为了深入的使用这个软件和为了以后开发准备，Vivado的各项功能要熟悉起来。这里记录下自己使用Debug的过程吧。

   首先，KC705的很多范例都是2014.3版本的，所以我用的是2014.3版本。不过感觉跟2012差别不是很大，其他版本不清楚。

    其次，综合，implement，生成bit文件，这个过程我是建立一个简单的工程走了一遍，然后再搞debug的。 基本上设计流程跟quartus 差不多。

    步骤：

1、在源文件中想探测的信号前加上：(* MARK_DEBUG="true" *)

2、综合，之后设置debug。注意要点这里。

才能进入Debug的layout. 在Implement 下是没有的。

3、设置Debug，生成ILA。这一步中文资料（网上的博客）很多。 UG908 官方文档也可以看看（高级触发，远程调试）。

     设置debug的时候，可以看到原理图（有点类似RTL视图）这里感觉比quartus好，就是自己可以看到这些加入的ILA（调试信号）的连接关系。

3、完成编译，生成bit文件，下载到FPGA。自动进入Debug界面

4、点击触发，如果触发到了，会自动弹出waveform窗口，如果没有弹出，就是有其他问题。

Jtag的设置问题：

一开始点击触发，总是触发不到，加入probe 到waveform的时候提示如下错误。

 

google了下，X家官网上类似的问题，我修改了下Jtag的频率就好了。再点击触发，就自动弹出waveform的窗口了。下图是我之前默认的JTAG频率，是15M。

重新open new target, 改成10M。

上图中：有4个窗口，第一个硬件信息，第二个是probe的列表，可以在这里选择加入waveform；第三个应该是dashboard，可以设置触发的很多设置，深度，触发模式（base,advanced）,触发条件（多个条件之间的逻辑与还是或），还有限制触发的状态，一般是IDLE，触发的时候会跳动。第四个窗口是：波形窗口。

参考;

1、http://blog.csdn.net/u013564276/article/details/49663599  如何设置

2、ug908-vivado-programming-debugging.pdf