E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog随记
Verilog
语法 -: +: 说明
先看定义的变量是大端还是小端模式reg[31:0]big_vect;//大端reg[0:31]little_vect;//小端看升序(+:)还是降序(-:)看位宽并进行转换举例说明:reg[31:0]big_vect;reg[0:31]little_vect;问题:big_vect[0+:8]little_vect[0+:8]首先查看变量big_vect的大小端,记住一点,转化后的与原来的大小端是
little_ox
·
2024-01-11 08:45
数字IC设计
m基于FPGA的基础OFDM调制解调
verilog
实现,包括IFFT和FFT,包含testbench
目录1.算法仿真效果2.算法涉及理论知识概要3.
Verilog
核心程序4.完整算法代码文件1.算法仿真效果其中Vivado2019.2仿真结果如下:2.算法涉及理论知识概要正交频分复用(OrthogonalFrequencyDivisionMultiplexing
我爱C编程
·
2024-01-11 08:15
FPGA通信和信号处理
fpga开发
OFDM调制解调
Verilog
+: -:语法
“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的,然后查阅了资料,做出如下解释。1.用处这两个应该算是运算符,运用在多位的变量中,如下:slv_reg0[(byte_index8)+:8]变量[(起始地址+数据位宽-1):起始地址]data[0+:8]data[7:0]data[15+:2]data[16:15]3."-:"变量[结束地址-:数据位宽]变量[结束地址:
王不哭
·
2024-01-11 08:44
verilog
Vivado中使用VSCode方法(最全面最详细,所有问题这里都有答案)
目录安装使用方法在vscode中显示
verilog
语法错误好用的VSCODE插件异常问题记录更新记录20230906更新20230720更新注:win7系统支持VSCode1.54.1及以下;Python
Njustxiaobai
·
2024-01-11 08:41
软件使用技巧
vscode
ide
编辑器
fpga开发
【AHB总线协议】主机接口的
Verilog
实现
目录一、实验目的二、实验工具及环境三、实验内容及步骤1.实验3.1主机八位增量突发传输写入RAM(1)设计思路(2)状态机实现2.实验3.2主机FIFO十六位增量突发传输写入RAM(1)设计思路(2)状态机实现四、实验结论及分析1.实验3.1主机八位增量突发的验证2.实验3.2主机十六位增量突发的验证【附录】AHB_Master.vAHB_Masrer_FIFO.v一、实验目的学习并掌握基本的AH
LionelZhao
·
2024-01-11 08:10
fpga开发
verilog
实现计算均值
verilog
实现计算均值:在需要对大量数值求均值的场景下会用到
verilog
实现计算均值代码://先写入所有RAM所有数据,然后写计数器比读计数器慢一拍,形成加一个数同时减一个数。
FPGA从业者
·
2024-01-11 08:09
FPGA/IC笔试题
fpga开发
面试
硬件工程
开发语言
Verilog
语法中+:和-:用法
关注、星标公众号,精彩内容每日送达来源:网络素材
Verilog
语法中使用+:和-:主要用来进行位选择,语法如下:reg [31:0] value;value[base_expr +: width_expr
Hack电子
·
2024-01-11 08:39
verilog
中的“+”
verilog
中的“+”“+:”、"-:"语法看到这个语法的时候是在分析AXIlite总线源码时碰见的,初次遇见是在奇偶校验模块(ram_parity)然后查阅了资料,做出如下解释。
yigexuwang
·
2024-01-11 08:08
fpga开发
Modelsim10.4安装
它能提供友好的仿真环境,采用单内核支持VHDL和
Verilog
混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术,编译仿真速度快且编译的代码与平台无关。
Ephtiny
·
2024-01-11 08:38
fpga开发
Verilog
实现FPGA平均值计算
Verilog
实现FPGA平均值计算在数字电路设计中,计算平均值是一个非常基础的操作。本文将通过
Verilog
语言来实现在FPGA中计算一个数据流的平均值。
uote_e
·
2024-01-11 08:37
fpga开发
matlab
基于FPGA的电子密码锁设计论文(含视频代码仿真)
写在前面:本设计仅供学习参考,不保证正确,免费分享,恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频:基于FPGA的电子密码锁,
Verilog
HDL语言实现_哔哩哔哩
GP2
·
2024-01-11 08:06
FPGA
fpga开发
休息日
随记
昨晚天晴,夜空朗朗,稀疏有几颗星辰,带着倦意翻了几页书,和书中的内容一样昏昏沉沉,不知不觉睡着了。天亮的时候醒来好几次,终于下定决心起床把手头工作相关的事务处理了一下,忙完了,瘫倒在床上,惦记着下午的读书会,想着时间充足,可以再读上几页,但心里咕哝了一句,只想就这么闭上眼睛,不去做,不去想,反正大概什么事也做不成。终于又睡着了。再次醒来,茫然不觉已是什么时间,正慌乱着,却发现懒洋洋的心同友人的被迫
无我圆真
·
2024-01-11 06:23
随记
(五十三)
今天,突然下暴雨,风很大,雨很大,还停水了,晚饭也很晚才吃。闲在家里的日子,让我想干点什么。今天突然想到要去做个公众号,想来想去却不知道做个什么类型的,革命尚未成功,同志任需努力。这几天有空多了解一下,真的要给自己找点事做了!
Yuki不乖
·
2024-01-11 05:20
随记
:避惑
这一集的原文是:子曰:“不逆诈,不亿不信,抑亦先觉者,是贤乎!”傅先生的翻译是:孔子说:不先怀疑别人将会欺骗,也不猜测别人将会失信,但是又能及早发觉这些状况,这样的人真是杰出呀!这一集的这个‘亿’字实在难懂,应该是臆想的臆,就是无端的或是主观地猜测的意思。其实这句话就四个字:先觉者贤。就是:能及早或事先能发觉人或事的本来面貌的人是高人啊。也不知道夫子说的是谁,能做到像他老人家说的‘不逆诈,不亿不信
们那们那个们那那
·
2024-01-11 01:22
Java
随记
Javajava保留两位小数1、使用String.format()方法:publicstaticvoidstringFormatdecimalFormatKeepTwoDecimalPlaces(){doublenumber=3.1415926;Stringresult=String.format("%.2f",number);System.out.println(result);}输出:3.14
躺着听Jay
·
2024-01-10 22:07
Java
java
开发语言
爸爸打我了,二胎
随记
爸爸打我了。我跟女儿说,把你想说的话他出来,她说不敢,于是我给他起了个头。放学回家,我洗完澡,吃完饭跟弟弟在阳台上玩,弟弟很喜欢坐摇摇马,他自己一个人跑到上面去,胆子很大,我坐在后面本来想帮他摇,结果弟弟却害怕了,他一直哭,爸爸以为我又在欺负他,我以前是欺负过他,可是今天我并没有欺负他,爸爸一下子就打我了,我很生气,凭什么我只是帮弟弟摇木马,我只是想帮他他去打我了,真是太不像话了。妈妈站在我一边,
不晓得rita
·
2024-01-10 19:45
送我上青云(3)
十一月
随记
(11)图片发自App今天“双11”,朋友们很多彻夜刷淘宝,估计现在还兴奋得眼前各种满减飘过,数学好的手快的,各种优势尽显,我去看了看热闹就偃旗息鼓了。为了买而买吗?
懒羊羊的菜园子
·
2024-01-10 16:15
随记
:对一个孩子最残酷的待遇是什么?等两则
子曰:“爱之能勿劳乎?忠焉能勿诲乎?先生的翻译是:孔子说:爱护一个人,能不让ta劳苦吗?真诚对待ta,能不给ta规劝吗?【对一个孩子最残酷的待遇是什么?】这一集先生讲的都是肺腑之言!讲到怎么样教孩子。先生引用的内容和举的例子都非常震撼、非常令人感动。对一个孩子最残酷的待遇,莫过于让ta心想事成。慈母多败儿:慈爱的母亲,很好,但要有智慧,该批评管教就批评管教,否则的话呢,一旦长到一个生命的阶段,来不
们那们那个们那那
·
2024-01-10 15:32
假期
随记
1
今天是五一劳动节,今年我国新规定五一劳动节放假四天,然而对于上班族和学生党老说可能并没有什么区别,毕竟是需要补班补课的呀!然而对于我这种卫校考了一个大学,与春招生差不多的时间放假,三月十几号就回家开始耍了。而现在的我已经开始了一项我现在所说的人生必备的三大技能之一,学车。现在算算我已经在家玩耍了有一月多了,现在仔细想想自己什么都没有做。在回家之前都会有着打算,不过却只是在回家时坚持了一个周,练字也
陈税税
·
2024-01-10 14:54
随记
(四十六)
最近过的有些颓废,或许只有每天早上早起练车的时候才感觉自己活得有个人样。每天选择走路去练车,为自己不能早起跑步锻炼找到了一个合理的替代方式,却也成为我一天唯一的活动量。天太热,出门真的受阻。没有工作的日子想工作,有工作的日子想放假。人生就是这么矛盾与纠结。
Yuki不乖
·
2024-01-10 14:30
【
Verilog
】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 13:09
Verilog
HDL
fpga开发
verilog
verilog
计数分频
clk_div.vmoduleclk_div(inputrst,inputclk,input[31:0]max_count_value,outputregclk_o);reg[31:0]cnt;always@(posedgeclkornegedgeclk)beginif(rst==1'd0)beginclk_o<=1'd0;cnt<=0;endelsebeginif(cnt==max_count_
csdn_gddf102384398
·
2024-01-10 13:38
fpga开发
读《福尔摩斯探案集1》
随记
齐帆齐微课最近迷上了《福尔摩斯》,从1(血字的研究)开始看起。记录一下我已经看过的内容,培养一下阅读习惯。先记一下《福尔摩斯》的作者:阿瑟·柯南·道尔爵士(1859-1930)1859年生于苏格兰爱丁堡,曾入爱丁堡大学医学院就读,后定居伦敦。由于并不热衷医务,使他有许多空闲时间从事福尔摩斯探案的书写工作。第一篇成名作品《血字的研究》于1886年完成。1890年在《四签名》出版后,他放弃了医务专心写
夜染轻雪
·
2024-01-10 12:12
温暖与希望的底色
【可人
随记
*取舍】己亥年四月十一,新历2019年5月15日,周三,雨。上午准时上班,接访日,人很多。
荷香满屋
·
2024-01-10 10:56
【
Verilog
】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:43
Verilog
HDL
fpga开发
verilog
【
Verilog
】期末复习——设计有32个16位存储器的ROM
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:13
Verilog
HDL
fpga开发
verilog
【
Verilog
】期末复习——设计11011序列检测器电路
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:42
Verilog
HDL
fpga开发
verilog
随记
3首
图片发自App【一】藏头【汉湖水磨】【汉】池悠悠翠绿生,【湖】岸垂柳向西风;【水】漫碧草寄八月,【磨】石夕下荜辉增。【二】秋夜蛐声秋夜悲,风吹柳动人晚归;谁家小猫窗下啼,欲将梦中主人催。【三】巍巍新塔大风阁,秦地汉意此来歌;众人只闻刘项争,不知此朝开与合。
好郝说话
·
2024-01-10 06:00
2023-02-20
随记
上周六,带着两只去了宝龙。说实话如果我知道那边的糖球会还没结束的话,我坚决会以各种借口不去的。吃了那种大薯串吃了冰激凌,后来去掉了鱼玩了蹦床。真是感慨,这钱啊真像流水一般。去吃了必胜客,姐儿想吃牛排,看了一下价格我不禁咽了一下口水。幸好,因为早些时续了卡,半价。给小阳点了小飞机套餐。姐儿又点了奶油蘑菇汤和面包小点。期间碰到了她的幼儿园同学一家,人家妈妈热情的跟姐儿打招呼,我的姐儿很平淡的样子,老母
小猪天堂
·
2024-01-09 23:41
随记
(二)
打开ipad,我呆坐了好久,脑海里只有一句话:写些什么哪?我现在的脑子已经完全空了,经历了什么,思考些什么,这些已经都不存在了。点上一根烟,嗯不错,有种清凉的薄荷叶的感觉,之前老是抽玉溪,偶尔换下口味也是种不错的体验,没错,我的署名也是因此而来。之前老是要戒烟,结果都咋乎一年了,该抽还是继续抽,始终没戒掉,现在已经不说了,因为打脸。有一个朋友跟我说,写东西的人怎么可能戒的掉烟,没错,当你内心焦虑,
红缨
·
2024-01-09 19:22
阶段性迷茫焦虑发作结束,修复中…… |生活
随记
前天收到一位很久没联系的大学同学的婚宴邀请,这并不是“红色炸弹”,关于这位同学的地区习俗,他们都不会收红包,而且我对这个邀请没有反感,本来也没太大感觉。刚好收到邀请的闺蜜发信息来,问我要不要参加,我们俩聚一下。我开始觉得期待了,准备计划见面要做什么,而这位大学同学的婚宴,变成了我们俩见面聚会的一个借口而已。跟闺蜜提了一下,她说,结婚的这位同学要觉得幸运,并不是所有人能当我们俩的见面借口,哈哈哈,觉
正在转型的菜小资
·
2024-01-09 19:54
教育
随记
(3月15日,晴)
今天高考体检,班级学生都要参加的。四位在外面学习的学生也是要回来的。他们四个虽然在外面学习,却也是我比较关心的。他们的文化课成绩到底学的怎样的,也特别想知道。平时,问及各位家长,表达比较含糊,没有具体的反馈。今天,趁他们来的时候,得好好问问。但当他们站在我面前的时候,问及这个问题,他们回答的也有点含糊。这不仅让我不能放心,还有点担心。那个可同学,还因为冲刺专业课耽误了文化课学习。等到想学文化课的时
士无忌惮
·
2024-01-09 19:09
《PCI Express体系结构导读》
随记
—— 第I篇 第2章 PCI总线的桥与配置(12)
接前一篇文章:《PCIExpress体系结构导读》
随记
——第I篇第2章PCI总线的桥与配置(11)2.3PCI桥与PCI设备的配置空间PCI设备都有独立的配置空间,HOST主桥通过配置读写总线事务访问这段空间
蓝天居士
·
2024-01-09 17:23
PCI
Express
PCI
PCIe
日常
随记
今天是居家的第十一天,早上做完核酸回到家,阳台上长寿花已经开过花,把花杆剪掉,多余的纸条剪下扦插在小花盆里,喷上水用塑料罩起来放到背荫处,等待着秋天盛开。窗外花坛旁边有几位老人在遛弯,灌木丛已经开始泛绿发芽。放眼望去前面银行院里的玉兰树映入眼帘,白色的花苞像亭亭玉立的少女般站立在枝头。玉兰花迎着朝阳在春风中摆动着腰肢随风起舞。几只小麻雀忽而落下晃动着小脑袋啄食,又忽而扇动翅膀飞起。疫情期间到处都很
墨梅四季
·
2024-01-09 17:40
闲时
随记
,茫时翻翻 01
你等年纪轻轻一遇挫折,便松散懈怠。日后怎成大器,虽称满腹经纶,却是鸡肠鼠肚,连几句恶语都容它不下,你等记住,为人者,有大度成大器也!夫处世之道,亦即应变之术,岂可偏执一端?孙子云:“不战而屈人之兵”,善之善者也。肃清万里,总齐八荒,若能一统华夏,方为当世之英雄。古人云,得民心者,可为天子;笼络人心,一统天下。食少而事烦,岂能久乎!---《三国演义》司马懿语录愿中国青年都摆脱冷气,只是向上走,不必听
打出了枫采
·
2024-01-09 15:45
冬日抗疫
随记
爱人手指肿胀,已连续多日,近日疼痛加剧,遂去医院就诊。这家医院平时冷冷清清,今日却人满为患,一些做核酸者排起了长队。年关将近,打工人需带核酸阴性证明返乡。门诊楼大门,原本宽敞,现在外面搭上帐篷,入口仅供一人通行。我欲进,被医护人员要求扫码,我以为是健康码,便主动出示,医护人员说不是,这是医院的就诊人员登记码。我拿出手机扫码后如实填写,其中包括姓名、电话、身份证号、住址等,下面的一栏则要填写是否去过
雨蝶_b154
·
2024-01-09 12:42
IC基础——如何用
verilog
编写半加器
半加法器
Verilog
代码modulehalf_adder(inputa,b,outputs,Cout);ass
攻城狮Adam
·
2024-01-09 11:04
数字IC
fpga开发
verilog
FPGA状态机学习
Verilog
是硬件描述语言,硬件电路是并行执行的,当需要按照流程或者步骤来完成某个功能时,代码中通常会使用很多个if嵌套语句来实现,这样就增加了代码的复杂度,以及降低了代码的可读性,这个时候就可以使用状态机来编写代码
QYH2023
·
2024-01-09 09:52
fpga开发
家乡
随记
我打小出生在东北,是个地道的东北农村丫头。要问我出生在,东北哪旮沓?我来介绍一下我的家乡!“一眼望三国,犬吠惊三疆”,就是对我家乡最完美的诠释!那是人杰地灵,山美,水美,人更美的地!一年365天,有300天,蓝天白云,晴空万里。天蓝的那个干净,水清的那个透亮,呼吸一下空气,都觉得透着那么股子的清新劲儿!说了挺多,大家猜出是哪儿了没……?猜不猜得出来不要紧。我告诉大家,那就是吉林延边!延边?哪啊儿?
延边大米女王李金平
·
2024-01-09 08:35
【市声】诗意
随记
。本月没发的还多呢
【市声】诗意
随记
1这么多新鲜白花桃我好想拥抱你们一身的毛2芥菜好没有一个虫眼毛辣丁说你们拒绝菜青虫也就替孩子们拒绝了蛾子和蝴蝶3卖韭菜的人坐在石头上屁股下垫了一本涪城男人老倍想他这一定是有意的要是换一本中国诗人似乎更好
长衣倍倍
·
2024-01-09 07:45
今日
随记
今天是20213月15日天气小雨小时候都是十分黏妈妈的,一睁眼就“妈妈,妈妈,你在哪里呀,你过来呀。”的叫个不停,放学一回家,最想看见的也是妈妈。起床穿衣服,找妈妈,吃饭找妈妈,连梳小辫也要叫妈妈弄。生活中除了妈妈没有其他人。在上小学的时候,学校离家很远,住了五年学校,只有每周五才会放假,所以每天都眼巴巴的盼着放假,羡慕的看着那些可以每天回家的同学,甚至盼着自己生病,因为生病了,就可以回家。有一回
欣蕊姑娘
·
2024-01-09 05:58
随记
今天是国庆节加中秋节,放了两天假,老王说没有出行计划,就啥也别干,好好在家休息吧。早晨想睡个懒觉,结果裕宝比谁醒的都早,唉,我又得陪他玩了。上午答应老大给他做烤五花吃,本来想去超市买些肉,婆婆说要不咱去赶集吧,去集上转了一圈,也没有啥合适的需要买的,给俩孩买了点吃的我们就回来了,去小张那买了44块钱的五花肉,去清心超市买的菜,回家。到了楼下一群人围在一起,原来是六楼小姑娘跟爸爸套圈套了一只小鼹鼠,
弱水三千_f583
·
2024-01-09 04:32
Daily
随记
0806本打算今日送娃后出去购物,没想到昨晚小朋友公园玩水后猪队友没马上给换衣服(我当时在给人上课),半夜就发起高烧来。于是我便彻夜未眠,物理降温,喂水安抚。到今天,温度降下来,但还未痊愈。不过小朋友倒是精神很好,没有难受。也算是一种安慰吧,尤其是在这个敏感期。所幸可排除敏感病症的可能。今天我整个上午都陪护。CC在学习。下午稍好一点,因为未超38.5度,没用任何药物。傍晚时候,Z终于去看电视,我能
王大可王
·
2024-01-09 03:41
今日
随记
昨天下午学校通知,今天早上九点半到学校开会,算算时间,设好闹钟,早上我早早起床,还是出去走了一个小时的路。归来后又赶急忙慌的煮好早点,安排好孩子,忙的满头大汗地赶车上班了,到的时候刚刚好赶上时间。开会,先签了一大摞的承诺书,好久没签名了,感觉快忘了自己的名字怎样写了。首先是师德师风及收费承诺书,我边写心里就边想,签这些有用吗?闹眼子,只要出问题,见一个处罚一个,看还有没有问题。唉,我又愤青了!接着
百草丰茂
·
2024-01-09 03:27
小
随记
-为什么我每次都陷入热烈的单恋不能自拔?-这还不好理解?因为你每次总是不自量力,这和你事业心也是一致的啊,总想着踮起脚尖打下来最好的果子,哪怕弄折了腰…
凝夜紫飞儿
·
2024-01-09 01:45
随记
ta
我迷茫,立于楼巅,蓝黑的夜色笼罩着我,让我显得格格不入;雾轻薄,在朦胧之间,我有一刻明白,ta,是我想要的,我想要透过那层雾,让我们更深入。但是,ta似乎想要离我更远,我只能保持不能更近的距离,爱ta。在这样的环境,更近一步,粉身碎骨。
BlueLloyd
·
2024-01-09 00:45
2019年10月5日九月初七游河北省狼牙山
随记
清晨六点我从梦中被叫醒,一万个不情愿,愤怒之火从心底燃起,忍着、强忍着坐起来,听到隔壁女儿也被唤醒,迅速起来洗漱,让凉水清醒一下。女儿也没有犹豫快速起床洗漱。换上保暖的衣服。十分钟后我们下楼了,感觉穿得还是单薄,瞬间觉得我内心的一点愤怒没了,破怒为笑,难道吹冷风[偷笑]。上了车--这个大冰窖,好冷啊。先加了135元的油,给车吃饱,出发啦!6:30从天津上津晋高速,6:40转入荣乌高速,我们一路向西
d0f8b5d9a7bf
·
2024-01-09 00:07
【
Verilog
】期末复习——举重比赛有三名裁判,当运动员将杠铃举起后,须有两名或两名以上裁判认可,方可判定试举成功,若用A、B、C分别代表三名裁判的意见输入,同意为1,否定为0;F为裁判结果输出,试
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:22
fpga开发
verilog
【
Verilog
】期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FSM)
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?系列文章FPGA:现场可编程逻辑门阵列ASIC:专用集成电路IP:知识产权RTL
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
【
Verilog
】期末复习——设计带进位输入和输出的8位全加器,包括测试模块
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
上一页
20
21
22
23
24
25
26
27
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他