E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
Verilog
HDL 初步学习
Verilog
HDL初步学习程序模块结构1.模块端口定义2.模块内容i/o说明，信号类型说明，功能描述模块端口定义用来声明设计电路模块输入输出端口module模块名（端口1，端口2.，。。。）
为暗香来
·
2023-12-30 10:52
开源
verilog
模拟 i
verilog
verilator +gtkwave仿真及一点区别
开源的i
verilog
verilator和商业软件动不动几G几十G相比，体积小的几乎可以忽略不计。两个都比较好用，各有优势。i
verilog
兼容性好。verilator速度快。
yvee
·
2023-12-30 01:58
fpga开发
做时间的
加减法
（读书笔记）
每个人在各个时间段的效率都是不同的，就像有些人早起办事思路清晰，有些人半夜思考更加透彻。我们要把握自己的价值时间，尽量把重要的事放在那个时间段进行。对此，我们可以运用单点突破法和总结笔记来具体实施时间管理的评估与提升。单点突破法是时间管理的核心。它包括计划—实施—总结—评估—再次计划这五个步骤。我们在本子上进行记录，这个过程其实只完成了从计划到实施的过程，时间管理仍然不完整。试想如果我们一直在婴儿
芒果Tina
·
2023-12-29 22:05
【路科V0】system
Verilog
基础5——数组声明与数组操作
数组声明非组合型（unpacked）特点：消耗更多的存储空间，但是更易于查找元素对于
Verilog
，数组经常会被用来做数据存储，例如reg[15:0]RAM[0:4095];//存储数组SV将
Verilog
桐桐花
·
2023-12-29 21:10
数字验证
数字验证
systemVerilog
2019.04.03
今天我们语文课上学的第6课古对今，数学学的是100以内的
加减法
。
张洪铭z
·
2023-12-29 18:57
小梅哥Xilinx FPGA学习笔记17——模块化设计基础之
加减法
计数器
目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消
都教授_
·
2023-12-29 13:37
小梅哥Xilinx
ZYNQ
7000系列学习笔记
fpga开发
学习
笔记
一天的收获。
六到十的
加减法
。我们语文课上学的课文《秋天》。学的汉字是什么？。秋大人子了！我们还上了书法课。我们写撇捺，人，木，本，末，未
杨昊天_
·
2023-12-29 03:09
Verilog
中`define、parameter、localparam三者的区别及举例
1、概述define：作用->常用于定义常量可以跨模块、跨文件;范围->整个工程;parameter：作用->常用于模块间参数传递;范围->本module内有效的定义;localparam作用->常用于状态机的参数定义;范围->本module内有效的定义，不可用于参数传递2、应用举例(1)define概念：可以跨模块的定义，写在模块名称上面，在整个设计工程都有效。一旦define指令被编译，其在整
小生不是书呆子
·
2023-12-29 01:34
FPGA
fpga/cpld
经验分享
其他
FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历
TAG-FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
FPGA、5CSEMA5F31C6、电子万年历、
Verilog
顶层模块
乐意奥AI
·
2023-12-29 01:58
FPGA
fpga
verilog
rs232串口模块
前面发了个发送模块，这次补齐，完整。串口计数器，波特率适配uart_clk.vmoduleuart_clk(inputwireclk,inputwirerst_n,inputwiretx_clk_en,inputwirerx_clk_en,inputwire[1:0]baud_sel,outputwiretx_clk,outputwirerx_clk);localparamOSC=50_000_0
yvee
·
2023-12-29 00:08
fpga开发
FPGA-
Verilog
仿真可视化
DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在
ltqshs
·
2023-12-28 19:44
FPGA
fpga开发
Verilog
置换处理脚本
文章目录一、介绍二、脚本一、介绍在
Verilog
中的置换处理，为将一个数据的数据位按照某种规则进行重新排列。
暴风雨中的白杨
·
2023-12-27 23:58
脚本工具
python
verilog
Verilog
系统任务$random
一、系统任务$random$random是
Verilog
提供的一个随机数生成系统任务，调用该任务后，将会返回一个32bit的integer类型的有符号的值。
暴风雨中的白杨
·
2023-12-27 23:58
FPGA
FPGA
Verilog
数字逻辑实验之BCD码转余三码
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言；掌握BCD码转余三码电路的设计与实现。【实验环境】FPGA虚拟仿真平台。
飞扬2024
·
2023-12-27 23:44
数字逻辑
fpga开发
算法
经验分享
逻辑回归
数字逻辑实验之利用D触发器，设计并实现三位扭环计数器
【实验要求】：采用Moore（摩尔型）电路，利用D触发器，设计并实现三位扭环计数器并用
Verilog
编程语言写出其代码。
飞扬2024
·
2023-12-27 23:13
数字逻辑
fpga开发
算法
经验分享
数字逻辑实验之一位全加器的设计与实现
【实验目的】掌握组合逻辑电路的设计方法；熟悉Vivado2014集成开发环境和
Verilog
编程语言，掌握1位半加器电路的设计与实现。
飞扬2024
·
2023-12-27 23:13
数字逻辑
算法
经验分享
「
Verilog
学习笔记」超前进位加法器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网超前进位加法器的实质是：对于输出的每一位Si其实都可以用Si=Ai^Bi^Cin来表示我们需要做的只是判断加法结果的最高位该取几例如本题中输入的两个数
KS〔学IC版〕
·
2023-12-27 18:59
Verilog学习笔记
学习
笔记
fpga开发
Verilog
「
Verilog
学习笔记」状态机与时钟分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网状态机写法`timescale1ns/1nsmodulehuawei7(inputwireclk,inputwirerst
KS〔学IC版〕
·
2023-12-27 18:29
Verilog学习笔记
学习
笔记
fpga开发
Verilog
Verilog
HDL 行为级建模: 单片机设计
在单片机设计中，
Verilog
HDL（HardwareDescriptionLanguage）被广泛用于行为级建模，以描述和验证单片机的功能和行为。本文将介绍如何使用
Verilog
HDL
UoEmacs_Lisp
·
2023-12-27 11:13
单片机
fpga开发
mongodb
Verilog
HDL基础语法规则与单片机
Verilog
HDL是一种硬件描述语言，常用于设计和模拟数字电路。在本文中，我们将探讨
Verilog
HDL的基本语法规则，并结合单片机的实例来演示其应用。
UoEmacs_Lisp
·
2023-12-27 11:12
单片机
fpga开发
嵌入式硬件
如何快速打好Java基础？
Java基础是学习Java的重中之重，如果Java基础没有打好，如同不会应用
加减法
进行数学计算一样！现在缺的不是获取信息，而是忽略信息，因为在相对的时间节点中学习相对重要的知识才是正确路线。
吹来人间烟火
·
2023-12-27 08:17
【System
Verilog
】 $cast动态强制类型转换
前言会经常用到$cast，但因为一直没理解透彻，每次使用都得现找内容再消化。今天自己重新总结整理一下。强制类型转换我们可以使用强制类型转换操作符（'）来改变一个表达式的数据类型。需要进行强制类型转换的表达式必须包含在圆括号内，或者必须包含在串联或复制花括号内，并且它们必须是自决的。int'(2.0*3.0);shortint'{8'hFA,8'hCE};如果将一个正的十进制数作为数据类型，那么这意
小邦是名小ICer
·
2023-12-27 07:26
SV
开发语言
【System
Verilog
】SV 数据操作及数制转换（atohex）
记录几个比较常用的数据/字符串操作函数字符串函数：len（）functionintlen()：str.len()返回字符串的长度，也就是字符串中字符的数目（不包括任何终结字符）。如果str是""，那么str.len()返回0。putc()taskputc(inti,strings)taskputc(inti,bytec)str.putc(i,c)将str中的第i个字符替换成指定的integral值
小邦是名小ICer
·
2023-12-27 07:56
SV
开发语言
【VCS】VCS 常用参数总结
在代码中使用了`ifdef编译指令2+mindelays器件延时使用sdf文件中的最小值(sdf文件中的时序(min:typ:max))3+maxdelays器件延时使用sdf文件中的最大值4–v导入库文件的
verilog
小邦是名小ICer
·
2023-12-27 07:56
开发语言
Quartus prim实现模块化电路设计，生成子电路元件并在Block Diagram File中调用的解决方案（关于FPGA的复杂工程设计的相关博客都会采用此方法）
新建工程新建BlockDiagramFile保存为顶层文件新建
Verilog
HDLFile文件(用来编写子模块电路代码)保存文件并命名文件调用元件设置端口属性
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:33
FPGA
数据库
fpga开发
开发语言
基于Quartus Prime平台从新建工程开始以
verilog
HDL File保存为顶层文件并采用例化模块的设计方法，RTL Viewer、Sgnal Tap Logic Analyzer的使用
一、顶层文件的建立会建工程的读者可以跳过子目录新建工程新建工程注意存储地址以及文件名不能出现中文（电脑用户名是中文且喜欢把文件放在桌面的可以注意一下这个地方）然后一直next，直到：也可以点击Finish把新建文件保存为顶层文件在弹出的：另存为窗口中，默认给出的名字，点击保存顶层文件编写例化模块代码的基础语法二、RTLViewer的使用可以通过RTLViewer查看模块间的连接情况以及各个端口的数
致力于研究如何把螺丝拧紧问题的资深专家
·
2023-12-26 23:02
fpga开发
Verilog
-程序设计语句-三种建模方式
程序设计语句数据流建模显式连续赋值语句：;assign#=Assignmentexpression;隐式连续赋值语句：#=assignmentexpression；ps.wire(strong0,weak1)[3:0]#(2,1,3)w=(a^b)&(m^n);//对于变量w：赋“0”值时的驱动强度较强，为strong：赋“1”值时的驱动强度较弱，为weak。比如，当0和1共同驱动变量w时，由于0
JoYER_cc
·
2023-12-26 21:35
fpga
学习
在system
verilog
中使用断言（assert）进行复位检查
复位的验证不应该依赖于某个特定的case,应该贯穿验证的整个阶段。推荐使用断言进行复位检查。考虑以下场景：复位触发后，需要检查端口信号或内部关键信号是否被正确复位。首先用一个sequence检测复位,sequences_gp_rst_n;@(posedgegp_clk)!gp_rst_n##1gp_rst_n;endsequence##1：表示延时一种时钟周期然后使用sequence作为prope
月落乌啼霜满天@3760
·
2023-12-26 19:55
IC验证
fpga开发
《小数的意义和
加减法
》复习备课记录
备课内容：四年级下册北师大教材第一单元《小数的意义和
加减法
》参加人员：李一敏、李春华、马真真探讨内容：1、教材分析：对于小数的学习，第一学段主要在元、角、分的情境中，初步认识小数及其简单加减运算。
赤木晴子L
·
2023-12-26 16:16
442【美好生活】我来讲故事
幼儿园开始关注幼小衔接教育，汉语拼音的学习、拼读，甚至开始动笔学写；简单的
加减法
，富有趣味的数学故事；还
冬日暖阳zlh
·
2023-12-26 10:10
verilog
通过DPI-C调用C 流水灯模拟
verilog
通过DPI-C调用C简单示例，verillator模拟ledloop.vmoduleledloop(inputwireclk,outputwire[3:0]LED);reg[31:0]cnt
yvee
·
2023-12-26 09:10
fpga
fpga开发
c语言
Verilog
14: 阻塞和非阻塞赋值的异同
verilog
的层次化事件队列仿真器在解析和处理
Verilog
模块时其执行流程如下:动态事件队列(下列事件执行顺序可任意安排)阻塞赋值计算非阻塞赋值语句右边的表达式连续赋值执行$display命令计算原语的输入和输出的变化停止运行的事件队列
qq_36525177
·
2023-12-26 09:37
fpga开发
fpga
verilog
rs232 发送模块实现
RS-232是一种串行通信协议，用于在计算机和其他外部设备之间进行数据传输。RS-232定义了电气特性、信号级别、机械特性和传输速率等规范，为串行通信提供了一种标准化的接口。RS-232通常使用DB9连接器，用于传输和接收数据、控制信号以及地线连接。但除了235脚其它基本都省略了，一个发送一个接收还有个地。rs232是单端传输，还有485，422差分传输，485半双工，422全双工，原理差不多下面
yvee
·
2023-12-26 09:36
fpga开发
「
Verilog
学习笔记」时钟切换
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulehuawei6(inputwireclk0,inputwireclk1
KS〔学IC版〕
·
2023-12-26 09:35
Verilog学习笔记
学习
笔记
fpga开发
Verilog
蓝桥杯2020年10月青少组Python程序设计省赛真题
2、试编一个“口算大师”程序,随机出10道一位数
加减法
的算术题，每完成一题后判断对错每题10分，满分100分，全部完成后输出成绩。3、试编一个“口算
青少儿编程课堂
·
2023-12-26 03:33
蓝桥杯python比赛历届真题
少儿编程资料大全付费专栏
蓝桥杯
职场和发展
python
算法
Verilog
之小规模经典电路设计
verilog
语句执行顺序每个语句块，是事件(event)触发执行的主要分为连续赋值语句assign过程赋值语句always,initial(只执行一次)连续和过程之间是并行执行的，只要满足出发条件即可
Per_HR7
·
2023-12-25 23:48
fpga开发
【【IIC模块
Verilog
实现---用IIC协议从FPGA端读取E2PROM】】
IIC模块
Verilog
实现–用IIC协议从FPGA端读取E2PROM下面是design设计I2C_dri.vmoduleIIC_CONTROL#(parameterSLAVE_ADDR=7'b1010000
ZxsLoves
·
2023-12-25 17:05
Verilog学习系列
FPGA学习
fpga开发
单片机
嵌入式硬件
【FPGA】
Verilog
实践：优先级编码器 | Priority encoder
0x00优先级编码器（Priorityencoder）"能将多个二进制输入压缩成更少数目输出的电路或算法的编码器"优先级编码器是一种编码器，它考虑了两个或更多输入位同时变为1但没有收到输入的情况。当输入进来时，优先级编码器会按照优先级顺序进行处理。通常，它按升序或降序排列输入的优先级，当没有输入时，它会向输出一个1，以区分零输入和零输出。在下面的真值表中，输入值的优先级顺序如下：优先级编码器012
柠檬叶子C
·
2023-12-25 17:52
fpga开发
oracle存储过程中
加减法
,Oracle 的
加减法
函数
加法selectsysdate,add_months(sysdate,12)fromdual;--加1年selectsysdate,add_months(sysdate,1)fromdual;--加1月selectsysdate,to_char(sysdate+7,'yyyy-mm-ddHH24:MI:SS')fromdual;--加1星期selectsysdate,to_char(sysdate
weixin_39831239
·
2023-12-25 12:25
oracle存储过程中加减法
微机原理与接口技术-NUAA-课内实验报告
目录写在最前实验1：调试工具DEBUG的应用一、DEBUG命令使用二、8086常用指令练习1、传送指令2、
加减法
指令:3、带进位
加减法
:*4、BCD码
加减法
（选作）实验二、内存操作数及寻址方法一、内存操作数及各种寻址方式使用二
不买Huracan不改名
·
2023-12-25 07:43
#
NUAA-微机原理接口与技术
经验分享
汇编
假期怎么过
因为她们幼儿园是国学幼儿园，所以整个七月份是要复习之前学过的《论语》，及附带着复习拼音，基本的
加减法
。
王小漁
·
2023-12-25 03:32
【数字IC设计】
Verilog
计算x/255的商和余数
问题描述已知x是16位无符号整数，求x除以255的余数和商。尽量降低实现方式的硬件开销（包括面积和时序）思路由于除数255是一个常数，因此，直观上给人的感觉就是应该有相应的优化方法，即相对于除数可变的实现方式，在面积、时序方面应该有所改善。对于该问题，本文给出了如下所示的解决方式：记hi=x[15:8]lo=x[7:0]则有：x=hi*256+lo对上式稍做变换，有x=255*hi+(hi+lo)
FPGA硅农
·
2023-12-25 01:52
数字IC进阶
数字IC
数字IC设计
加减法
Java(实训)
加减法
Java实训题目要求：小学数学辅助教学软件4编写一个小学数学辅助教学软件，主要是测试小学低年级学生的两位数的
加减法
的计算能力。
我叫汪枫
·
2023-12-25 00:21
java
python
开发语言
LabVIEW与PID在温度测控系统中的应用
系统的核心在于LabVIEW的FPGA模块，该模块允许开发者无需深入底层硬件描述语言（如VHDL或
Verilog
）即可配置FPGA，极大简化了硬件集成过程。在软件设计方面，LabV
LabVIEW开发
·
2023-12-24 20:28
LabVIEW开发案例
fpga开发
labview
LabVIEW开发
LabVIEW
LabVIEW编程
Verilog
字符串
文章目录字符串简介字符串声明字符串操作输出字符画字符串简介一个字符串是由双引号"括起来并包含在一行中的字符序列。在表达式和赋值语句中，用作操作数的字符串被视为由8bitASCII码值表示的无符号整数常量。字符串声明字符串变量是wire/reg类型的变量，宽度等于字符串中的字符个数乘以8。reg[8*12-1:0]stringVar;//可以存储12个字符initialbeginstringVal=
暴风雨中的白杨
·
2023-12-24 18:56
FPGA
Verilog
FPGA
Verilog
if语句阻断z状态传播
一、测试代码设置两组输入输出，对比使用assign赋值语句与alwaysif语句。if_assign_test.v`timescale1ns/1ps////Engineer:wkk//ModuleName:if_assign_test//moduleif_assign_test(inputif_a_in,inputif_b_in,inputif_c_in,inputif_d_in,inputass
暴风雨中的白杨
·
2023-12-24 18:25
FPGA
verilog
Verilog
RAM/ROM的数据初始化
文章目录一、初始化方式二、测试FPGA设计中RAM和ROM作为存储器用来存储可变或不可变类型的数据。ROM初始化一般是加载固定数据，RAM声明时默认为不定态数据，初始化时可以让数据为全1或者全0。一、初始化方式复位时按地址写入初值always@(posedgeclk_inornegedgerst_n_in)beginif(!rst_n_in)beginram_reg[0]<=xxx;ram_reg
暴风雨中的白杨
·
2023-12-24 18:55
FPGA
fpga开发
“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）
本文通过
Verilog
HDL去实现MDIO，但是88E1518芯片对不同页的寄存器读写需要切换页，无法直接访问寄存器，如果通过代码读写某些固定寄存器的话会比较麻烦。
电路_fpga
·
2023-12-24 17:50
fpga开发
「
Verilog
学习笔记」并串转换
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网串并转换操作是非常灵活的操作，核心思想就是移位。
KS〔学IC版〕
·
2023-12-24 17:57
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」序列发生器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_generator(inputclk,inputrst_n
KS〔学IC版〕
·
2023-12-24 17:27
Verilog学习笔记
学习
笔记
Verilog
上一页
16
17
18
19
20
21
22
23
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他