《Static Power SCA of Sub-100 nm CMOS ASICs and the Insecurity of Masking Schemes in Low-Noise Env...
简介TCHES2019上分析CMOS工艺下静态功耗部分旁路泄露的一篇文章。https://tches.iacr.org/index.php/TCHES/article/view/8294摘要本文以65nm和90nm的两种ASIC为例,比较了不同纳米工艺下CMOS逻辑中静态功耗部分的泄露情况。结果表明,随着制造工艺的提高,静态泄露的安全隐患愈发显著——源自相同RTL代码的65nmASIC的静态泄露近