RISC 第20页

[RISC-V]国产MCU IDE ——MounRiver Studio(MRS)双核开发项目实战

RISC-V/ARMIDEMRS双核开发项目实战近年来,RISC-V生态发展一片欣欣向荣,众多行业巨头纷纷布局,国内也涌现了一批RISC-V内核的商用IP以及配套的集成开发环境。

MounRiver_Studio·2023-08-10 07:20

RISC-V公测平台发布 · UnixBench完整测试

简介UnixBench是一个开源的GPLv2许可的工具，它提供了对类Unix系统性能的基本指标。通过运行UnixBench，可以获得有关系统性能的基本指标，用于与其他系统进行比较，也可以作为改进系统性能的参考。但UnixBench并不是一个综合性能评估工具，它只提供了一些基本的性能指标。要全面评估系统性能，还需要结合其他工具和测试来获得更全面的信息。测试环境[硬件参数]处理器:SOPHONSG20

深圳王哥·2023-08-10 07:24

开发一个RISC-V上的操作系统（六）—— 中断（interrupt）和异常（exception）

ControlFlow）和Trap二、Exceptions,Traps,andInterruptsContainedTrapRequestedTrapInvisibleTrapFatalTrap异常和中断的异同三、RISC-V

Patarw_Li·2023-08-10 07:54

在x86下运行的Ubuntu系统上部署QEMU用于模拟RISC-V硬件系统

1.配置工作环境sudoaptinstallgccbisonflexlibncurses-devninja-build\pkg-configbuild-essentialzlib1g-devpkg-configlibglib2.0-dev\binutils-devlibboost-all-devautoconflibtoollibssl-dev\libpixman-1-devpython-caps

ctbinzi·2023-08-10 07:53

RISC-V走向开放服务器规范

原文：RISC-VMovingTowardOpenServerSpecification作者：AgamShah转载自：https://www.hpcwire.com/2023/07/24/risc-v-moving-toward-open-server-specification

深圳王哥·2023-08-10 07:51

使用Verilog语言对RISC-V单周期处理器的修改与测试

所涉及的程序及文件链接：https://pan.baidu.com/s/1S9vrGjryHHj3c8qQUkwuAQ提取码：escq设计目标对授课内容的单周期RISC-V处理器进行扩展，使之能够支持两个额外的指令

铭....·2023-08-09 18:15

亚信科技AntDB数据库与库瀚存储方案完成兼容性互认证，联合方案带来约20%性能提升

近日，亚信科技AntDB数据库与苏州库瀚信息科技有限公司自主研发的RISC-V数据库存储解决方案进行了产品兼容测试。

亚信安慧AntDB数据库·2023-08-09 12:02

探秘：TriCore处理器中断机制

TriCore的ISA（InstructionSetArchitecture），即指令集体系结构，将微控制器的实时能力、DSP的计算能力以及RISC（ReducedInstructionSetComputi

迪捷软件·2023-08-09 12:47

“RISC-V成长日记” blog发布，第一个运行在RISC-V服务器上的blog?

今天要和大家分享的是我们在RISC-V服务器上搭建了一个blog，“RISC-V成长日记”，专

深圳王哥·2023-08-08 18:50

RISC-V架构的演变

随着苹果基于ARM的硅和新的RISC-VCPU的推出，对于CPU开发来说，这是一个令人兴奋的时刻，尽管开发人员的旅程目前对后者来说有点坎坷。

深圳王哥·2023-08-08 18:50

RISC-V云测平台：Compiling The Fedora Linux Kernel Natively on RISC-V

注释：编译Fedora，HS-264核RISC-V服务器比Ryzen5700x快两倍！

深圳王哥·2023-08-08 18:50

RISC-V公测平台发布：如何在SG2042上玩转OpenMPI

AboutHS-2HS-2RISC-V通用主板是澎峰科技与合作伙伴共同研发的一款专为开发者设计的标准mATX主板，它预装了澎峰科技为RISC-V高性能服务器定制开发的软件包，包括各种标准bencmark

深圳王哥·2023-08-08 18:48

6.s081/6.1810（Fall 2022）Lab4: Traps

文章目录前言其他篇章参考链接0.环境搭建1.RISC-Vassembly(easy)1.0简介1.1Q11.2Q21.3Q31.4Q41.5Q51.6Q62.Backtrace(moderate)2.1

J__M__C·2023-08-08 10:33

2023 RISC-V中国峰会安全相关议题汇总

安全二次方security²·2023-08-08 08:08

博流BL602开发一编译与实例

概述BL602是支持Wi-Fi与蓝牙BLECombo的芯片组，芯片内置RISC-V32位处理器，拥有丰富高速缓存和存储器资源，可用于低功耗和高性能应用开发。

玉怀一捧雪·2023-08-08 04:24

RiscV汇编基础学习

复杂指令集CISC（如x86）和精简指令集RISC（如arm、riscV）---两种指令集的优化设计方向RiscV---一个基于精简指令集RISC原则的开源指令集架构ISA二、RiscV汇编指令集介绍RiscV

runafterhit·2023-08-08 01:52

qemu 中的仿真板 RISC-V VirtIO board

我之前根据这篇文章编译了qemu,下面针对要用的“virtRISC-VVirtIOboard”进行分析//之前编译的是qemu-system-riscv32和qemu-system-riscv64,这是两个架构,架构中分为有1块板子//分别是//qemu-system-riscv32的"virtRISC-VVirtIOboard"//qemu-system-riscv64的"virtRISC-VV

__pop_·2023-08-07 10:50

基于 qemu 的 riscv32架构的 freertos 体验教程

__pop_·2023-08-07 10:19

RISC-V基础之函数调用（四）非叶函数调用（包含实例）

叶函数是指不调用其他函数，也不改变任何非易失性寄存器的函数2。叶函数通常是一些简单的操作，如数学运算或逻辑判断。叶函数的特点是可以通过模拟返回来展开，即不需要保存或恢复寄存器的状态。非叶函数是指调用其他函数或改变非易失性寄存器的函数。非叶函数通常是一些复杂的操作，如循环或递归。非叶函数的特点是需要使用静态数据来注释，以便在处理异常时恢复寄存器的状态。非易失性寄存器是指在断电后仍能保持其内容不变的寄

管二狗赶快去工作！·2023-08-07 00:53

RISC-V基础之函数调用（五）函数递归调用及函数参数数量溢出（超出现有寄存器个数）约定（包含实例）

首先先解释一下栈在函数调用中的作用，更详细的部分请参照考研复习之数据结构笔记（五）栈和队列（上）（包含栈的相关内容）_管二狗赶快去工作！的博客-CSDN博客函数嵌套调用栈的作用是用来保存和恢复函数调用过程中的相关信息，如参数、局部变量、返回地址、上下文等。这些信息可以帮助函数在执行完毕后返回到正确的位置，以及在发生异常时恢复到合理的状态。函数嵌套调用栈的具体结构和操作取决于编译器、操作系统和体系结

管二狗赶快去工作！·2023-08-07 00:53

RISC-V基础之内存分布与映射

内存映射是指将地址空间划分为不同的部分或段，每个段有不同的用途和属性。这段话介绍了五个段：文本段、全局数据段、动态数据段、异常处理器段和操作系统（OS）段。下面是对每个段的简要说明：文本段：存放程序的代码和常量数据，如字符串和数组。文本段是只读的，不能被修改。用户可以自己定义文本段的位置和大小。全局数据段：全局数据段存放全局变量，即可以被程序中所有函数访问的变量。全局变量在程序开始执行之前就在内存

管二狗赶快去工作！·2023-08-07 00:53

openKylin顺利加入RISC-V 基金会，推动架构芯片与操作系统协同发展

日前开放麒麟openKylin宣布，正式加入RISC-V基金会，由此成为其产业联盟成员。公开资料显示，ISC-V是由加州大学伯克利分校研究团队在2010年推出的一个开源指令集架构(ISA)。

雪叶雨林·2023-08-07 00:53

RISC-V基础之浮点指令（包含实例）

RISC-V体系结构定义了可选的浮点扩展，分别称为RVF、RVD和RVQ，用于操作单精度、双精度和四倍精度的浮点数。

管二狗赶快去工作！·2023-08-07 00:51

03_008内存映射原理_虚拟内存区域vm_area_struct详解,和mmap系统钓调用及物理内存结构体完全分析

使用RISC的处理器通常只实现一个物理地址空间,外围设备和物理内存使用统一的物理地址空间。有些处理器架构把分配给外围设备的物理地址区域称为设备内存。处理器通过外围设备控制器的寄存器访问外围设备

鸭鸭打瞌睡·2023-08-06 21:10

RISC-V指令集架构特点及其总结

指令总结六种基本指令格式，分别是：用于寄存器-寄存器操作的R类型指令用于短立即数和访存load操作的I型指令用于访存store操作的S型指令用于条件跳转操作的B类型指令用于长立即数的U型指令用于无条件跳转的J型指令RISC-V

Ldccc·2023-08-06 02:12

关于RISC-V的介绍与CPU设计

目录什么是RISC-V什么是什么名校优生他怎么就那么招人待见CPU设计入门CPU设计流程CPU的设计大纲总结最后本人自己的一句话预告大家好我是木林！

木林学长·2023-08-05 18:05

＜RVV设计的艺术＞ RISC-V V扩展index load指令分析与实现

目录一、指令原理二、VLSU在系统中的位置三、优化方向四、indexload实现电路五、总结一、指令原理indexload、indexstore指令用于在较大范围内完成数据gather/scatter的操作，实现难度很大。图1、RVV0.9版本的indexload指令格式图2、indexload与indexstore指令功能示意图indexload、indexstore指令在VLSU(vector

积小流哥·2023-08-05 18:35

RISC-V指令集架构------RV32M乘法扩展指令集

0概述上一节介绍了RISC-V的基本指令集：RISC-V指令集架构------RV32I基础整数指令集_努力学习的小英的博客-CSDN博客这节在RV32I的基础上继续介绍M型扩展指令。

努力学习的小英·2023-08-05 18:34

RISC-V处理器核设计优化与扩展指令集实现（一）

1.1课题研究背景及意义随着移动物联网、汽车电子和人工智能等技术的兴起和市场化，终端设备的高性能、低功耗、可信加密等要求越来越苛刻。如果仅仅依靠软件编程来实现复杂的计算密集型或者访存密集型算法，不仅计算和循环程序功耗大，且性能低。因此，越来越多的计算复杂程序需要以芯片硬件电路加速实现性能优化。DSA（DomainSpecificArchitecture）便是CPU设计领域面向应用场景的专用电路加速

山东大学RISC-V芯片研究实验室·2023-08-05 18:04

RISC-V 向量指令集研究 (一)

目录一、RISC-V向量指令集和SIMD1、SIMD技术简介2、向量计算技术简介3、Vector向量计算技术的优势4、Vector向量计算技术的劣势二、RISC-VVECTORspec1.0标准1、简介

山东大学RISC-V芯片研究实验室·2023-08-05 18:34

RISC-V 学习笔记之可伸缩矢量扩展指令集

RISC-V学习笔记之可伸缩矢量扩展指令集在学习RISC-V指令集时，注意到V扩展指令集：可伸缩矢量扩展指令集，这个名字就成功的勾起了我的好奇心，于是对其进行了进一步的学习，以下是一些简单的学习分享，欢迎大家一起交流学习

螺丝松掉的人·2023-08-05 18:34

教你在RISC-V中使用DSP指令!

嵌入式资讯精选·2023-08-05 18:03

RISC-V架构P扩展指令集的研究与实现（一）

本专栏旨在介绍RISC-V指令集架构中P指令集扩展的相关内容，包括指令集的主要特点、应用场景，译码、执行的实现方式，以及如何提升CPU内核的性能，并以阿里巴巴旗下半导体公司平头哥推出的玄铁E906开源核为例

山东大学RISC-V芯片研究实验室·2023-08-05 18:33

RISC-V编程——冒泡排序

RISC-V编程——冒泡排序刚接触RISCV指令集架构。下面是参考计算机组成与设计riscv版这本书写下的汇编代码。模拟器为rars1.5版本。

邶风，·2023-08-05 13:43

嵌入式C语言自我修养笔记1-ARM体系结构与编译运行

与汇编混合编程程序编译链接与安装运行预处理过程编译过程链接过程程序安装apt-get链接静态库动态链接共享库插件工作原理Linux内核模块运行机制Linux内核编译与启动分析ARM体系结构ARM体系结构ARM相对精简指令集RISC

知奕奕·2023-08-04 16:00

怎样提高vector的MAC 利用率？

在RISC-VVectorExtension中，提高MAC（Multiply-Accumulate，乘累加）指令的利用率可以显著提高向量计算的性能。

大米米book·2023-08-04 15:38

RVV指令和SIMD指令的区别

RISC-V的RVV（RISC-VVectorExtension）指令和SIMD（SingleInstruction,MultipleData）指令是密切相关但不同的概念。

大米米book·2023-08-04 15:34

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础2

MixPY——让爱(AI)触手可及MixPY布局主控芯片：K210（64位双核带硬件FPU和卷积加速器的RISC-VCPU）显示屏：LCD_2.8寸320*240分辨率，支持电阻触摸摄像头：OV2640

驴友花雕·2023-08-04 12:23

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础

MixPY——让爱(AI)触手可及MixPY布局主控芯片：K210（64位双核带硬件FPU和卷积加速器的RISC-VCPU）显示屏：LCD_2.8寸320*240分辨率，支持电阻触摸摄像头：OV2640

驴友花雕·2023-08-04 12:53

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础3

MixPY——让爱(AI)触手可及MixPY布局主控芯片：K210（64位双核带硬件FPU和卷积加速器的RISC-VCPU）显示屏：LCD_2.8寸320*240分辨率，支持电阻触摸摄像头：OV2640

驴友花雕·2023-08-04 12:49

国产芯片架构再下一城，ARM或被彻底抛弃，外媒：自作自受

有消息指出特定厂商的5G手机芯片将采用RISC-V架构，这是国产芯片彻底抛弃ARM的标志，毕竟ARM如今对中国芯片越来越不友好，最新款的ARMV9架构就未对多家中国芯片企业授权，抛弃ARM在情理之中。

柏颖漫谈·2023-08-04 09:00

RISC-V公测平台发布 · 如何在SG2042上玩转k3s

是RISC-V软件生态中不可或缺的一部分。接下来就将教大家如何在

深圳王哥·2023-08-04 05:33

RISC-V基础之函数调用（三）保留寄存器（包含实例）

RISC-V将寄存器分为保留和非保留两类。保留寄存器是指在函数调用前后必须保持相同值的寄存器，因为调用者期望在调用后能够继续使用这些寄存器的值。

管二狗赶快去工作！·2023-08-04 05:03

RISCV 5 RISC-V调用规则

RISCV5RISC-V调用规则1RegisterConvention1.1IntegerRegisterConvention1.2Floating-pointRegisterConvention2.ProcedureCallingConvention2.1IntegerCallingConvention2.2HardwareFloating-pointCallingConvention2.3IL

田园诗人之园·2023-08-04 05:03

RISC-V基础之函数调用（一）简单的函数调用（包含实例）

在RISC-V程序中，惯例是调用者在进行函数调用前将最多八个参数放在寄存器a0到a7中，而被调用者在完成前将返回

管二狗赶快去工作！·2023-08-04 05:33

RISC-V基础之函数调用（二）栈与寄存器（包含实例）

堆栈指针sp（寄存器2）是一个普通的RISC-V寄存器，按照惯例，指向堆栈的顶部。堆栈从高地址向低地址增长，即当需要更多的临时空间时，堆栈指针sp减小。

管二狗赶快去工作！·2023-08-04 05:33

RISC-V基础指令之addi与lui（生成一个更大的立即数，包含负数符号拓展的特殊情况）

这两条指令都是RISC-V体系结构中的整数指令，它们的功能和格式如下：lui指令的全称是LoadUpperImmediate，它的功能是把一个20位的立即数加载到寄存器的高20位，低12位为0。

管二狗赶快去工作！·2023-08-04 05:03

RISC-V基础指令之shift移动指令slli、srli、srai、sll、srl、sra

RISC-V的shift指令是用于对一个寄存器或一个立即数进行位移运算，并将结果存放在另一个寄存器中的指令。位移运算就是把一个操作数的每一位向左或向右移动一定的位数，得到一个新的位。

管二狗赶快去工作！·2023-08-03 17:48

RISC-V基础指令之逻辑指令 and、or、xor、not

RISC-V的逻辑指令是用于对两个寄存器或一个寄存器和一个立即数进行按位的逻辑运算，并将结果存放在另一个寄存器中的指令。按位的逻辑运算就是把两个操作数的每一位分别进行相应的逻辑运算，得到一个新的位。

管二狗赶快去工作！·2023-08-03 17:47

RISC-V基础指令之lw和sw（包含使用说明及实例）

LW和SW指令是用于加载和存储字（word）的指令，一个字是32位（4个字节）的数据。LW指令从内存中读取一个字，并将其存放在一个寄存器中。SW指令将一个寄存器中的字写入内存中。这两个指令都需要一个基址寄存器（rs1）和一个偏移量（offset），用来计算内存地址。LW和SW指令的格式如下：LWrd,offset(rs1)：从内存地址x[rs1]+sext(offset)处读取一个字，存放在rd寄

管二狗赶快去工作！·2023-08-03 17:17

推荐频道

RISC

[RISC-V]国产MCU IDE ——MounRiver Studio(MRS)双核开发项目实战

RISC-V公测平台发布 · UnixBench完整测试

开发一个RISC-V上的操作系统（六）—— 中断（interrupt）和异常（exception）

在x86下运行的Ubuntu系统上部署QEMU用于模拟RISC-V硬件系统

RISC-V走向开放服务器规范

使用Verilog语言对RISC-V单周期处理器的修改与测试

亚信科技AntDB数据库与库瀚存储方案完成兼容性互认证，联合方案带来约20%性能提升

探秘：TriCore处理器中断机制

“RISC-V成长日记” blog发布，第一个运行在RISC-V服务器上的blog?

RISC-V架构的演变

RISC-V云测平台：Compiling The Fedora Linux Kernel Natively on RISC-V

RISC-V公测平台发布：如何在SG2042上玩转OpenMPI

6.s081/6.1810（Fall 2022）Lab4: Traps

2023 RISC-V中国峰会 安全相关议题汇总

博流BL602开发一 编译与实例

RiscV汇编基础学习

qemu 中的仿真板 RISC-V VirtIO board

基于 qemu 的 riscv32架构的 freertos 体验 教程

RISC-V基础之函数调用（四）非叶函数调用（包含实例）

RISC-V基础之函数调用（五）函数递归调用及函数参数数量溢出（超出现有寄存器个数）约定（包含实例）

RISC-V基础之内存分布与映射

openKylin顺利加入RISC-V 基金会，推动架构芯片与操作系统协同发展

RISC-V基础之浮点指令（包含实例）

03_008内存映射原理_虚拟内存区域vm_area_struct详解,和mmap系统钓调用及物理内存结构体完全分析

RISC-V指令集架构特点及其总结

关于RISC-V的介绍与CPU设计

＜RVV设计的艺术＞ RISC-V V扩展index load指令分析与实现

RISC-V指令集架构------RV32M乘法扩展指令集

RISC-V处理器核设计优化与扩展指令集实现（一）

RISC-V 向量指令集研究 (一)

RISC-V 学习笔记之可伸缩矢量扩展指令集

教你在RISC-V中使用DSP指令!

RISC-V架构P扩展指令集的研究与实现（一）

RISC-V编程——冒泡排序

嵌入式C语言自我修养笔记1-ARM体系结构与编译运行

怎样提高vector的MAC 利用率？

RVV指令和SIMD指令的区别

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础2

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础

【雕爷学编程】MicroPython动手做（39）——机器视觉之图像基础3

国产芯片架构再下一城，ARM或被彻底抛弃，外媒：自作自受

RISC-V公测平台发布 · 如何在SG2042上玩转k3s

RISC-V基础之函数调用（三）保留寄存器（包含实例）

RISCV 5 RISC-V调用规则

RISC-V基础之函数调用（一）简单的函数调用（包含实例）

RISC-V基础之函数调用（二）栈与寄存器（包含实例）

RISC-V基础指令之addi与lui（生成一个更大的立即数，包含负数符号拓展的特殊情况）

RISC-V基础指令之shift移动指令slli、srli、srai、sll、srl、sra

RISC-V基础指令之逻辑指令 and、or、xor、not

RISC-V基础指令之lw和sw（包含使用说明及实例）

2023 RISC-V中国峰会安全相关议题汇总

博流BL602开发一编译与实例

基于 qemu 的 riscv32架构的 freertos 体验教程