E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ModelSim
Quartus ii 与 Verilog入门教程（1）——Verilog实现8位计数器
下载：Quartusii与verilog实现8位计数器，
Modelsim
仿真工程1.计数器原理在时钟作用下，输出信号从0开始，每个时钟的上升沿输出加1。当复位信号有效时，输出清零。
DengFengLai123
·
2020-09-13 18:07
FPGA
Verilog
fpga
verilog
Quartus联合
modelsim
和Signaltap仿真
Quartus联合
modelsim
和Signaltap仿真工具：QuartusⅡ9.0、
modelsim
10.4项目：流水灯仿真项目文件（flowLed.v）moduleflowLed(inputclk
An_xx_
·
2020-09-13 18:56
#
Quartus
Quartus
modelsim
signaltap
流水灯
仿真
如何使用
ModelSim
添加外部编辑器GVIM
ModelSim
添加外部编辑器GVIM【亲测
ModelSim
DE-6410.6c】
ModelSim
DE-6410.6c添加外部编辑器GVIM
ModelSim
DE-6410.6c添加外部编辑器GVIM与Quartus
jie242424
·
2020-09-13 17:13
FPGA学习
ModelSim软件
在
modelsim
中如何将乱码的中文注释改为正常的中文注释（小技巧）
在
modelsim
中如何将乱码的中文注释改为正常的中文注释（图文结合）方法如下图所示：1：在Tools中找到EditPreferences点击；2：接着打开如图所示的界面，在Encoding中改变原来的参数为
易逍遥D
·
2020-09-13 17:25
Verilog学习经验
乱码
ModelSim
SE中Altera仿真库的添加
在
ModelSim
中进行仿真需要加入Quartus提供的仿真库，原因是下面三个方面：·Quartus不支持Testbench；·调用了megafunction或者lpm库之类的Altera的函数；·时序仿真要在
xiaqiang2006
·
2020-09-13 17:30
硬件设计/CPLD/FPGA
library
文本编辑
语言
file
存储
工作
modelsim
单独仿真vivado IP
http://www.cnblogs.com/ninghechuan/p/8305925.html写的超详细，点赞
ltfysa
·
2020-09-13 17:15
modelsim
使用命令
https://blog.csdn.net/kobesdu/article/details/12519235
ltfysa
·
2020-09-13 17:45
阻塞赋值与非阻塞赋值（verilog篇）
通过修改testbench文件，利用
modelsim
软件来观察两者的不同。同样也可以这样写：输出波形如下：稍作改动：输入波形如下：细心的读者会发现是"="与"当使用"=",
weixin_33905756
·
2020-09-13 17:24
Testbench编写指南（3）模块化工程的仿真方法
本文介绍在模块化设计过程中编写testbench并仿真的方法，Vivado对此有很好的特性支持，使用Quartus+
ModelSim
也可以达到同样的效果。
FPGADesigner
·
2020-09-13 15:38
FPGA
testbench
verilog多数表决器
fpga学习的第一个工程出现的问题
ModelSim
打开已建立过的工程File->Open在弹出的窗口中，文件类型选.mpf然后路径指到工程所在文件夹，选择建立的.mpf文件即可
modelsim
中objects
furuisen
·
2020-09-13 14:52
Django用邮箱和手机号登录
fromdjango.dbimportmodelsfromdjango.contrib.auth.
modelsim
portAbstractUserclassUserProfile(AbstractUser
俊浩69535
·
2020-09-13 13:46
Django
Django
AXI memory mapped to PCI Express 理解及仿真
验证环境win1064bit
modelsim
10.6d64bitvivado2017.4KC705开发板AXImemorymappedtoPCIExpress系统框图功能分析此ip可以分为两部分，AXIMM
zzyaoguai
·
2020-09-13 12:23
PCIE
FPGA
仿真
pcie
axi
memory
mapped
to
pcie
keras自定以Layer层
fromkerasimportbackendasKfromkeras.
modelsim
portModelfromkeras.layersimportLayerin_a=Input(shape=(96,96,3
Butertfly
·
2020-09-13 11:33
人工智能
3构建SVHN数据集的数字识别网络
torch.backends.cudnn.deterministic=Falsetorch.backends.cudnn.benchmark=Trueimporttorchvision.modelsas
modelsim
porttorchvision.transformsastransformsimporttorch
qq_35641067
·
2020-09-13 10:59
pytorch
Vivado关联
Modelsim
行为级仿真出错 [USF-
ModelSim
-70] 'compile' step failed with error(s) while executing
问题发现昨天关联仿真，一切正常，然后晚上电脑没关，直接盖上休眠，第二天发现报错[USF-
ModelSim
-70]‘compile’stepfailedwitherror(s)whileexecutingXXXXXX
showhands5
·
2020-09-13 06:28
Verilog
ModelSim
仿真错误集锦！！！
ModelSim
仿真过程中经常出现很多错误，我们知道在Quartus中调用RTLSimulation（寄存器传输水平的仿真）会自动自动打开安装
ModelSim
仿真软件。
xm_7754
·
2020-09-13 06:31
FPGA开发
modelsim
错误could not find interpreter "ScintillaTk"
modelsim
的安装路径如果出现空格，则会报上述错误。解决办法有两种：1、把安装的整个文件夹移到c盘根目录下，就可以了。
Azad_Walden
·
2020-09-13 05:43
局部放电
beego使用redis线程池来操作数据
使用beego的链接redispackage
modelsim
port("github.com/garyburd/redigo/redis""github.com/astaxie/beego""time"
不成什么反成什么
·
2020-09-13 05:27
beego
redis
modelsim
仿真出现：# do {tb_top_sync_2_modQPSK_simulate.do}，并且loading...
问题陈述：
modelsim
仿真出现：#do{tb_top_sync_2_modQPSK_simulate.do}，并且一直处于加载当中“loadi
LANHUAMANJIANGHONG
·
2020-09-13 04:45
学习研究
FPGA开发
vivado仿真
license
vivado和modelsim
联合仿真
FPGA解决问题
支持 Markdown 语法和代码高亮
pipinstallMarkdownblog/views.pyimportmarkdownfromdjango.shortcutsimportrender,get_object_or_404from.
modelsim
portPostdefdetail
xiaoqingyu123
·
2020-09-13 04:59
自己的分析
复习
ImportErrorcannot import name swish from tensorflow.python.keras.activations解决办法
ImportErrorTraceback(mostrecentcalllast)in1#建立使用TF模型2fromtensorflow.python.keras.
modelsim
portSequential
zdswyh123
·
2020-09-13 04:55
深度学习
anaconda
tensorflow
python
深度学习
django之自定义middleware中间件
django之自定义中间件1创建middlewares.py中间件方法1：用函数的形式from.
modelsim
portUserdeffront_user_middleware(get_response
爱学习的懒汉
·
2020-09-12 21:35
笔记
keras实践-获取中间层的输出
%matplotlibinlineimportmatplotlib.pyplotaspltfromkeras.
modelsim
portModel,Sequentialimportcv2,numpyasnpfromkeras.layers.coreimportFlatten
do.ris
·
2020-09-12 20:32
深度学习实践
keras中的.h5转pb代码
的.h5的模型文件，转换成TensorFlow的pb文件"""#==========================================================fromkeras.
modelsim
portload_modelimporttensorflowastfimportosfromkerasimportbackendfr
babytiger
·
2020-09-12 19:53
python
ISE12.4使用
modelsim
10.0版本进行仿真
首先下载ISE12.x版本的库编译补丁compxlib_
modelsim
_10.zip1.使用命令行1》windowscmd命令下进入$env(XILINX)\bin\nt（$env(XILINX)表示
weixin_30583563
·
2020-09-12 17:46
[笔记]
modelsim
前仿后仿各种问题
我在ISE中启动
modelsim
时出现了下面的错误Loadingwork.tb_ic1_func#**Error:(vsim-19)Failedtoaccesslibrary'xilinxcorelib_ver'at"xilinxcorel
weixin_30271335
·
2020-09-12 17:07
ISE 使用时遇到的问题
1、第一次在xilinx和
modelsim
联合仿真的时候出现这种错误Error:(vopt-19)Failedtoaccesslibrary'xilinxcorelib_ver'at"xilinxcorelib_ver
weiweiliulu
·
2020-09-12 17:03
xilinx
xilinx ISE 软件仿真时出现 Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"解决办法
通常情况下一台电脑上即装有ISE，又装有quartusii且二者的仿真库都在
modelsim
里编译好，在用
modelsim
仿真过quartusii工程之后再用
modelsim
仿真ISE工程就会出现如题所示错误
秋风雨打铁
·
2020-09-12 17:54
硬件开发
关于quartus II 13.1 的USB-Blaster和
ModelSim
-Altera 10.1d的问题
在用
ModelSim
-Altera进行仿真是出现，"Can'tlaunchthe
ModelSim
-Al
秋风雨打铁
·
2020-09-12 17:54
硬件开发
FPGA
quartus
II
13.1
ModelSim-Altera
QuartusII 15.0 中解决仿真报错 Error : vism-19 Faild to access library问题
中解决仿真报错Error:vism-19Faildtoaccesslibrary问题问题描述解决方式参考问题描述使用QuartusII15.0，简单的画好器件连接图后新建VWF文件进行仿真，此处使用的仿真软件是
modelsim
крон
·
2020-09-12 16:10
Quartus
Quartus
仿真
Failed
to
access
library
【quartus-
Modelsim
仿真问题】Error: (vsim-3170) Could not find .../
modelsim
/rtl_work.adder8_vhd_tst
**Error:(vsim-3170)Couldnotfind'……simulation/
modelsim
/rtl_work.adder8_vhd_tst'.问题描述从我的电脑查看文件夹……simulation
0无欲则刚0
·
2020-09-12 16:01
fpga
modelsim
仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work
今天在使用ISE调用
Modelsim
的时候，遇到下面图1的错误：图1
Modelsim
出现的错误找了半天解决方法，找到了下面的解答（http://blog.sina.com.cn/s/blog_6e394a3d0101722o.html
文鸿开源工作室
·
2020-09-12 16:36
modelsim
modelsim
仿真ISE工程时出现# ** Error: (vlog-19) Failed to access library 'rtl_work' at "rtl_work"
通常情况下一台电脑上即装有ISE，又装有quartusii且二者的仿真库都在
modelsim
里编译好，在用
modelsim
仿真过quartusii工程之后再用
modelsim
仿真ISE工程就会出现如题所示错误
ltlantou
·
2020-09-12 16:10
实训记录（六）
查询记录3修改记录下一步工作标点啄木鸟-后端数据库连接登录后界面mainPage1创建记录方法一：实例化(调用save()方法之前，Django不会访问数据库；save()方法没有返回值)fromapps.
modelsim
portAuthorauthor
子恪
·
2020-09-12 12:25
Django filter符合表示"不等于"
=''))这种写法是不对的，正确写法是：fromdjango.db.
modelsim
portQmyapps=App.objects.filter(~Q(name=''))
sherry_Rui
·
2020-09-12 10:35
django
django
filter
03_02_multi_class_logistic_regression
importnumpyasnpfromkeras.
modelsim
portSequentialfromkeras.layersimportDense,Activationfromkeras.optimizersimportSGDfromsklearn.utilsimportshufflenp.random.seed
kingboy100
·
2020-09-12 02:20
keras
序贯模型作回归预测
包含空字段，2.数据集为欧洲国家通常习惯的逗号作为小数点'''fromkeras.layersimportInputfromkeras.layers.coreimportDensefromkeras.
modelsim
por
贾世林jiahsilin
·
2020-09-12 01:27
Keras
keras线性拟合
网易云课堂计算机视觉实战importkerasimportnumpyasnpimportmatplotlib.pyplotaspltfromkeras.
modelsim
portSequentialfromkeras.layersimportDense
xyz__dou
·
2020-09-11 23:06
keras
python——在cmd模式下输入pip list查看已经安装的模块module
C:\Users\dell\Desktop>python3-mpipinstall--upgradepip#在cmd中更新pipC:\Users\pt0531>piplistfromgensim.
modelsim
portword2vec
偷偷搞塌
·
2020-09-11 23:35
python学习记录
智障学习Python
modelsim
仿真错误
1，**Error:E:\Quartus\Project\top_down_led\led\sim\led_flow.v(20):near"EOF":syntaxerror,unexpectedendofsourcecode译为“EOF”附近：语法错误，源代码意外结束。加endmodule后OK。2.Error:Top-leveldesignentity"test"isundefined原因：顶层
恋天的风
·
2020-09-11 22:09
FPGA
modelsim
产生：# MACRO ./DDC_run_msim_rtl_verilog.do PAUSED at line 14 错误
问题：HDL程序在QuartusII中仿真综合均不会出错，但在通过QuartusII软件调用
modelsim
软件进行仿真时出现错误：#MACRO.
FPGA入门到头秃
·
2020-09-11 22:53
学习记录
quartusii
modelsim
rom
IP核
Verilog
HDL
Keras中卷积LSTM的使用
首先导入库函数：fromkeras.
modelsim
portSequentialfromkeras.layersimportDropoutfromk
小石学CS
·
2020-09-11 21:00
神经网络
小石的机器学习专栏
Django QuerySet查询（进阶查询）
比如每篇文章的访问量假设存在post.pv字段fromdjango.db.
modelsim
portFpost=Post.objects.get(id=1)post.pv=F('pv')+1post.save
爱码士的博客
·
2020-09-11 20:35
Django
django
减少
modelsim
仿真warning数量
在用
modelsim
仿真时Warning太多，自己打印出来的仿真结果都没办看了，而且这些warning是可以忽略，网上查了查，这么解决：solution1-editing
MODELSIM
initialisationfile
yywbingo
·
2020-09-11 18:02
使用MNIST数据集训练模型使用自己的图片验证模型
使用MNIST数据集训练模型fromkeras.datasetsimportmnistfromkeras.utilsimportnp_utilsimportnumpyasnpfromkeras.
modelsim
portSequentialfromkeras.layersimportDense
竹叶青郁
·
2020-09-11 17:00
神经网络
Python
MNIST
验证模型
model
FPGA中
modelsim
仿真出错（ Error: (vsim-3601) Iteration limit reached at time 55445 ns.）
有时候在用
modelsim
做仿真的时候，会出现这个错误：Error:(vsim-3601)Iterationlimitreachedattime55445ns.翻译一下，就是，在55445ns的时候，超出了迭代的限制
15点43分
·
2020-09-11 16:37
FPGA的Verilog
modelsim
10.1c
E
Modelsim
与debussy 联合应用error: (vsim-3193) Load of failed: Bad DLL format
第一次用
Modelsim
与debussy调试，菜鸟一只刚开始学习FPGA，无意间看到一学哥用，这个调试，很是羡慕，学哥也是尽心的指导。可是还是充满了艰辛啊。一个环境就折磨了两天啊！就快疯掉了。
songisgood
·
2020-09-11 16:17
FPGA
ModelSim
地址 错误
写了个程序，在
ModelSim
里仿真，突然出现了这个错误：#Loadingwork.altera_avalon_mm_bridge#Loadingwork.altera_merlin_master_translator
multidecoder
·
2020-09-11 15:12
ModelSim
【
Modelsim
易错点归纳】【三】: mif文件修改/替换之后，
Modelsim
结果不变/为0
在使用ROM时候，mif文件修改/替换之后，结果不变/为0，原因是忘记对文件进行重新分析和综合了（不需要全局编译）综合一下就好了
mdllll
·
2020-09-11 15:59
FPGA学习
Vivado 与
Modelsim
联合仿真
1编译库用命令行用vivado工具vivado有很多IP核的接口已经与ISE的核不太一样了，比如fir，接口就是这样的：fir_lpfir_lp_ip(.aclk(sys_clk),.aresetn(!module_rst),.s_axis_data_tvalid(flt_nd),.s_axis_data_tready(flt_rfd),.s_axis_data_tdata(flt_din),.s
God_s_apple
·
2020-09-11 14:09
FPGA
EDK
上一页
21
22
23
24
25
26
27
28
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他