Times_poem
Times_poem

XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号

主要内容来源于：http://jingyan.baidu.com/article/fec4bce2275665f2618d8bd9.html

Xilinx ISE开发工具中的ChipScope工具就相当于AlteraQuatusII中的SignalTap II，能够捕捉FPGA内部的信号，方便了调试过程。随着FPGA设计复杂程度越来越高，芯片内部逻辑分析功能显得越来越重要。硬件层次上的逻辑分析仪价格十分昂贵，而且操作比较复杂。目前，FPGA芯片的两大供应商都为自己的FPGA芯片提供了软件层面上的逻辑分析仪，可以帮助我们在线分析芯片内部逻辑。

我在调试过程中常常遇到的一个问题就是，xilinx工具在逻辑综合的过程中，将自己RTL代码中的很多变量都优化掉了，使得调试的抓信号的过程很纠结。现在我就跟大家分享一下我的方法（ISE版本为14.3）。

第一种方法：更改优化选项设置。

在ChipScope中添加一些引脚的信号，但列表中并没有显示，原因是综合的地方没设置好，应该将XST的属性设置成如下：keep hierarchy处为YES。

XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号_第1张图片

第二种方法：在RTL代码中进行一些声明。

对于wire型号，对于ISE12.3以后的版本，XST综合，可以使用(* KEEP="TRUE"*) wire [15:0] AD_reg;这样的声明，就可以在查找信号的信号找到wire类型的AD_reg信号进行观察。

使用方法示例如下图：

XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号_第2张图片

第三种方法：做一些不会被优化掉的冗余逻辑使想查看的信号不被优化掉。

如果某些信号使用了上面的两种方法还是不行的话，可是常常加一些冗余逻辑。加需要观察的信号打个节拍，然后接到引脚上，这时的信号是不会被优化掉的。在FPGA设计中常常都有一些空闲的引脚或者调试使用的引脚，将冗余逻辑的输出接到这些引脚上即可。

我的方法：将需要观测的信号引到端口，作为输出信号，这样可以避免观测的信号被优化。使用方法如下图

XILINX编译软件ISE怎样在ChipScope 加入被优化掉的信号_第3张图片

来自：时间的诗


你可能感兴趣的:(Xilinx,chipscope)

  • USRP X440 东枫科技 fpga开发
    产品概述USRPX440是EttusResearch推出的高性能、多通道、宽带软件定义无线电（SDR）系统。基于XilinxZynqUltraScale+RFSoC架构，它提供高密度、相干性的信号收发能力，帮助您快速构建雷达、电子战（EW）、卫星通信（SATCOM）及毫米波原型系统。核心特性8路独立可调谐Tx/Rx通道支持高达8路发射和8路接收，通道间时钟共享实现相位相干（同设备内< 1° RMS
  • xilinx平台zynqmp7ev vcu vitis工程：项目核心功能/场景 常韧晏Zane
    xilinx平台zynqmp7evvcuvitis工程：项目核心功能/场景去发现同类优质开源项目:https://gitcode.com/在嵌入式系统开发领域，Xilinx平台以其强大的处理能力和灵活的配置选项，赢得了众多开发者的青睐。今天，我们将为您介绍一个开源项目——xilinx平台zynqmp7evvcuvitis工程，帮助您快速搭建ZynqMP7EV平台的基础开发环境。项目介绍xilinx
  • FPGA知识基础之--在线调试工具 土包子=-= FPGA学习fpga开发
    文章目录前言一、定义二、特点三、功能3.1信号监控：3.2信号修改：3.3断点设置：3.4变量监视：3.5性能分析：3.6故障注入：四、主要的在线调试工具4.1Xilinx的VIO和ILA4.1.1介绍4.1.2配置步骤4.1.3使用场景4.1.4优势4.2Altera的In-SystemMemoryContentEditor4.2.1介绍4.2.2配置步骤4.2.3使用场景4.3QuartusI
  • XCZU4EV-1FBVB900E Xilinx FPGA AMD Zynq UltraScale+ MPSoC EV（Embedded Vision） XINVRY-FPGA arm开发fpga开发fpga嵌入式硬件硬件工程计算机视觉硬件架构
    XCZU4EV-1FBVB900EXCZU4EV‑2FBVB900E属于AMD（Xilinx）ZynqUltraScale+MPSoCEV（EmbeddedVision）系列，集成四核Arm®Cortex‑A53应用处理器、双核Cortex‑R5F实时处理器与Mali‑400MP2片上GPU，辅以强大的可编程逻辑和海量DSP引擎。该器件面向视频嵌入式视觉、网络通信、工业自动化和高级数据处理等对图形
  • 内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard 薛迟
    本文还有配套的精品资源，点击获取简介：本教程提供了在XilinxZynqZedboard平台上实现内存映射VGA显示的详细方法和示例代码。教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。代码示例包含初始化配置、地址解码、颜色空间转换等关键模块，并指导如何调试和优化显示性能。通过实践，学习者可以深入理解FPGA设计以及硬件和软件间的交
  • Xilinx-FPGA-PCIe-XDMA 驱动内核兼容性问题修复方案 XXYBMOOO linux运维服务器
    问题1：implicitdeclarationoffunction"mmiowb()"解决方法：在libxdma.c和cdev_xvc.c文件中注释掉所有mmiowb()函数调用问题2："macro"access_ok"passed3arguments,buttakesjust2"解决方法：修改cdev_ctrl.c文件中两处access_ok宏调用-result=!access_ok(VERIF
  • 【PZ-KU060-KFB】——Kintex UltraScale 纯 FPGA 开发平台，释放高速并行计算潜能，高性价比的 FPGA 解决方案 璞致电子 fpga开发fpga
    璞致电子PZ-KU060-KFB开发板基于XilinxKintexUltraScaleKU060芯片打造，以纯FPGA架构为核心，融合高密度逻辑资源、高速接口与工业级可靠性，为需要极致并行处理能力的场景提供从原型验证到量产落地的全流程解决方案。无论是高速信号处理、机器视觉还是工业控制，这款开发板均能凭借强大的逻辑运算能力、丰富的扩展接口与稳定的硬件性能，满足工程师对高带宽、低延迟、定制化协议的严苛
  • Xilinx FPGA XCKU115‑2FLVA1517I AMD KintexUltraScale XINVRY-FPGA fpga开发fpga嵌入式硬件云计算硬件工程硬件架构射频工程
    XCKU115‑2FLVA1517I隶属于Xilinx（AMD）KintexUltraScale系列，基于领先的20 nmFinFET制程打造。该器件采用1517‑ballFCBGA（FLVA1517）封装，速度等级‑2，可实现高达725 MHz的核心逻辑频率，适用工业级温度范围（–40 °C至+100 °C），在性能、功耗与成本之间取得绝佳平衡。该芯片配备了1 451 000逻辑单元（LE），对
  • XC7A75T‑2FGG484I Xilinx Artix‑7 FPGA AMD
    XC7A75T‑2FGG484I属于Xilinx28 nmArtix‑7FPGA内部包含约75,000个查找表（LUT）及相应触发器，对应数十万级组合逻辑和状态存储；它还集成了4.9 Mb的分布式BlockRAM，满足高速缓存与FIFO需求；240个DSP48E1乘加单元为数字信号处理、滤波器及乘法累加运算提供硬件加速。超网格（super‑net）布局与高效的路由交换矩阵，确保了内部时钟域频率可达
  • hard_err错误 hahaha6016 硬件设计fpga开发
    1.XilinxAurora协议中的hard_err（HardError）是一种指示物理层不可恢复通信故障的错误信号，属于AuroraIP核错误检测机制的核心部分2.hard_err是aurora的IP核的错误检测接口输出的信号，直接反映了链路物理层的严重故障；3.hard_err错误是不可恢复的，一旦出现了错误，表示链路的稳定性出现了问题，需要重新复位或者重新初始化才能恢复通信。4.hard_e
  • FPGA芯片厂商及关键的开发测试工具 Chip Design xPUChipDesignfpga开发
    以下是结合2025年技术动态整理的。一、FPGA芯片主要厂商及产品系列厂商芯片系列典型特点目标市场AMD/XilinxVersal,Kintex,Artix,Zynq高性能异构计算（AI引擎+FPGA+CPU）数据中心、5G、航空航天Intel(Altera)Stratix,Arria,Agilex,Cyclone高带宽内存集成（HBM），支持CXL协议网络加速、边缘计算LatticeCertus
  • Xilinx Vivado开发环境快速导出hdf文件（bat批处理）
    XilinxFPGA使用Vivado开发环境创建MicroBlaze软核或ZYNQPS侧SDK逻辑工程时，需要FPGA侧搭建的硬件平台文件，即hdf文件，常规方式是编译完成生成bit流文件后，通过File->Export->ExportHardware菜单来导出，在弹出的菜单再选择要导出的路径和文件名称等，这个过程比较繁琐，通过观察TCL终端窗口：update_compile_order-file
  • Xilinx系FPGA学习笔记（三）Vivado的仿真及ILA使用 贾saisai FPGA学习fpga开发学习笔记
    系列文章目录文章目录系列文章目录前言仿真验证（类似modelsim）ILA在线调试工具添加ILAILA的例化ILA的使用前言接着学习vivado的使用方法仿真验证（类似modelsim）首先类似添加.v文件的方法，在File-AddSource中选择Addorcreatesimulationsources或者直接在Sources里面选就行然后就编写testbench，类似之前介绍的modelsim
  • [FPGA工具]FPGA 文件格式转换工具 S＆Z3463 FPGA开发工具fpga开发
    SZFPGA文件格式转换工具概述SZFPGA文件格式转换工具（版本V1.0.0）是一款专为FPGA文件格式转换设计的工具，旨在帮助用户将基于Vivado的FPGA文档格式转换为适用于XilinxVivado工具链的格式。本工具支持多种FPGA文档格式的转换，包括BIT转BIN、BIT转MCS、MCS转BIN以及SPIFlash加载等功能。本文档将详细介绍工具的主要功能、使用需求、转换要求、SPI使
  • [FPGA Video IP] Video Processing Subsystem S＆Z3463 FPGAVideoIPfpga开发tcp/ip网络协议Video
    XilinxVideoProcessingSubsystemIP(PG231)详细介绍概述XilinxLogiCORE™IPVideoProcessingSubsystem(VPSS)（PG231）是一个高度可配置的视频处理模块，设计用于在单一IP核中集成多种视频处理功能，包括缩放（Scaling）、去隔行（Deinterlacing）、颜色空间转换（ColorSpaceConversion,CS
  • 基于FPGA的二维FFT实现 廉连曼
    基于FPGA的二维FFT实现【下载地址】基于FPGA的二维FFT实现本项目提供了一种基于FPGA的高效二维FFT实现方案，专为数字信号处理和图像处理领域设计。通过并行使用两个一维FFT单元，本方案显著提升了二维FFT变换的计算效率，并基于Xilinx的FFTIP核，确保易于集成到其他FPGA设计中。该方案适用于各类频谱分析场景，尤其适合图像处理系统。经过Verilog编程和Modelsim仿真测试
  • xilinx fpga芯片的结温 hahaha6016 硬件设计fpga开发
    xilinxfpga芯片的结温，结温这个含义是啥1.“结温”是半导体器件（比如XilinxFPGA芯片）常用的一个术语，全称是“结温”（JunctionTemperature），指的是芯片内部晶体管结点（PN结）的温度2.结温是芯片内部最关键的温度点，代表晶体管内部结点的实际温度，通常比芯片表面的温度或者散热器的温度要高。3.结温对芯片性能、稳定性和寿命影响很大。如果结温过高，芯片可能会出现性能下
  • XILINX FPGA如何做时序分析和时序优化？ InnoLink_1024 FPGAVerilogRTL设计fpga开发
    时序分析和时序优化是FPGA开发流程中关键步骤，确保设计在目标时钟频率下正确运行，避免时序违例（如建立时间或保持时间不足）。以下以XilinxKintex-7系列FPGA为例，详细介绍时序分析和时序优化的方法、工具、流程及实用技巧，结合Vivado工具链，力求清晰、全面且实用。1.时序分析概述时序分析的目的是验证FPGA设计是否满足时序约束，即信号在规定时间内正确传递，确保逻辑功能和性能。时序分析
  • XILINX Ultrascale+ Kintex系列FPGA的架构 InnoLink_1024 FPGARTL设计芯片fpga开发架构
    Xilinx（现为AMD）KintexUltraScale+系列FPGA是基于16nmFinFET工艺的高性能、中等成本的现场可编程门阵列，专为高带宽、低功耗和成本效益的应用设计，广泛用于5G通信、数据中心、视频处理、航空航天等领域。以下详细介绍KintexUltraScale+系列FPGA的架构，结合其关键组件、特性和功能模块，并提供示例代码以展示时序约束的定义。1.KintexUltraSca
  • xilinx工具编译ADI官方no-os和HDL工程步骤 ni1978 驱动fpgac语言驱动开发
    以AD738x这款ADC为例，xilinx软件版本为2022.2：HDL工程：下载HDL工程：GitHub-analogdevicesinc/hdlathdl_2022_r2（GitHub-analogdevicesinc/hdlathdl_2022_r2）解压后，打开vivado2022.2，此时不要建工程，在tclconsole里输入cdc:/hdl-hdl_2022_r2/projects/
  • FPGA的开发流程 InnoLink_1024 FPGARTL设计Verilogfpga开发
    FPGA（现场可编程门阵列）的开发流程是一个系统化的过程，涉及从设计构思到最终硬件实现的多步骤工作。以下以XilinxKintex-7系列FPGA为例，详细介绍典型的FPGA开发流程，涵盖设计、实现、验证和部署等阶段，力求清晰、全面且简洁。FPGA开发流程概述FPGA开发流程通常包括以下主要阶段：需求分析与架构设计RTL设计（硬件描述语言编码）功能仿真综合（Synthesis）实现（Impleme
  • xilinx SDK为什么可以通过ID找到DMA控制器的基地址
    在XilinxSDK中，通过设备ID（DeviceId）找到DMA控制器的基地址（BaseAddr）的过程依赖于一套完整的硬件-软件协同设计体系。1.硬件设计阶段：Vivado的配置生成(1)IP核参数化当在Vivado中配置AXIDMAIP核时，所有硬件参数（如基地址、数据宽度、中断号等）会被记录在设计描述文件中。关键参数：BaseAddress：由地址分配器自动或手动分配（如0x4000000
  • FPGA内部资源介绍 cycf FPGA之道fpga开发
    FPGA内部资源介绍目录逻辑资源块LUT（查找表）加法器寄存器MUX（复用器）时钟网络资源全局时钟网络资源区域时钟网络资源IO时钟网络资源时钟处理单元BLOCKRAMDSP布线资源接口资源用户IO资源专用高速接口资源总结1.逻辑资源块逻辑资源块是FPGA中最重要的资源，它在FPGA芯片中占的比重最大。Xilinx公司称它为CLB（ConfigurableLogicBlock），而Altera公司称
  • 90.xilinx复位低电平(一般使用低电平复位) cmc1028 笔记笔记
    XilinxFPGA中的寄存器（Flip-Flop）**确实支持异步复位**，但具体实现方式取决于你使用的设计方法（HDL代码风格或原语实例化）。以下是详细说明：---###1.**Xilinx寄存器的复位特性**-**同步复位和异步复位均支持**，但需要通过代码或原语明确指定。-异步复位的信号通常会直接连接到寄存器的`CLR`（Clear，低电平有效）或`PRE`（Preset，高电平有效）端口
  • 116-基于5VLX110T FPGA FMC接口功能验证6U CPCI平台 Anin蓝天（北京太速科技-陈） fpga开发嵌入式硬件图像处理
    一、板卡概述本板卡是Xilinx公司芯片V5系列芯片设计信号处理板卡。由一片Xilinx公司的XC5VLX110T-1FF1136/XC5VSX95T-1FF1136/XC5VFX70T-1FF1136芯片组成。FPGA接1片DDR2内存条2GB，32MBNorflash存储器，用于存储程序。外扩SATA、PCI、PCIexpress、千兆网络接口、SFP接口，自定义总线支持最大到266个IO。该
  • Xilinx FPGA ICAP原语实现多重配置 whik1194 ISEVivadoMicroBlaze系列教程FPGAxilinxICAPMultiboot多重配置
    文章目录1.FPGA可以运行几个固件2.XilinxICAP原语简介3.ICAP原语模板的使用4.ICAP在Spartan-6上的使用5.ICAP在Kintex-7上的使用工程下载1.FPGA可以运行几个固件众所周知，常见的FPGA通常为SRAM结构，固件程序一般存放在外置的串行Flash中，比如SPIFlash，M25P16或N25Q128等。FPGA启动时，一般先从SPI起始地址开始加载数据到
  • 基于 Kintex UltraScale 系列 2 路 QSFP+40G 光纤 PCIe 数据传输卡 / 光纤适配器（5GByte/s 带宽KU060光纤 PCIe 数据传输卡） F_white 数据中心视频与图像采集处理机器视觉
    PCIE732是一款基于PCIE总线架构的高性能数据传输卡，板卡具有1个PCIex8主机接口、2个QSFP+40G光纤接口，可以实现2路QSFP+40G光纤的数据实时采集、传输。板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。一般应用于基于服务器的雷
  • mb_bootloop_le.elf是使用microblaze默认的elf文件，这个文件包括哪些内容？ hahaha6016 硬件设计fpga开发
    一、mb_bootloop_le.elf说明1.mb_bootloop_le.elf是使用microblaze的FPGA的时候的默认的elf文件；2.XilinxSDK中的.elf文件全称为“ExecutableandLinkingFormat”（ELF）文件‌3.fpga开发中xilinxsdk的elf文件就是arm程序文件;elf文件大小就决定了你的堆栈大小要分配多大二、mb_bootloop
  • Vivado使用误区与进阶【1.0】 BinaryStarXin FPGA技术汇总分享4FPGA技术汇总分享3fpga开发硬件工程dsp开发嵌入式硬件Vivado和XDCVivado日志
    UltraFAST™是Xilinx©在2013年底推出的一套设计方法学指导，旨在指引用户最大限度地利用现有资源，提升系统性能，降低风险，实现更快速且可预期的设计。面向Vivado®的UltraFAST方法学的主体是UG949文档，配合相应的Checklist，随Vivado版本同时更新，用户可以在Xilinx的主页上免费下载。目前，针对Vivado设计套件的UltraFAST中文版也已经上市，另外
  • ZYNQ无DMA的四路HP总线极限性能探索 芯作者 D1：ZYNQ设计fpga开发硬件工程智能硬件
    深入挖掘AXIHP总线的直接传输潜力，突破传统DMA的性能瓶颈一、HP总线：ZYNQ系统的"高速公路"在XilinxZYNQ架构中，HP（HighPerformance）总线是连接PS（处理器系统）和PL（可编程逻辑）的关键通道。传统方案依赖DMA控制器进行数据传输，但当我们需要超低延迟或确定性响应时，无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的24GB/s理论带
  • jQuery 键盘事件keydown ,keypress ,keyup介绍 107x jsjquerykeydownkeypresskeyup
    本文章总结了下些关于jQuery 键盘事件keydown ,keypress ,keyup介绍，有需要了解的朋友可参考。 一、首先需要知道的是： 1、keydown() keydown事件会在键盘按下时触发. 2、keyup()  代码如下 复制代码 $('input').keyup(funciton(){      
  • AngularJS中的Promise bijian1013 JavaScriptAngularJSPromise
    一.Promise         Promise是一个接口，它用来处理的对象具有这样的特点：在未来某一时刻（主要是异步调用）会从服务端返回或者被填充属性。其核心是，promise是一个带有then()函数的对象。         为了展示它的优点，下面来看一个例子，其中需要获取用户当前的配置文件： var cu
  • c++ 用数组实现栈类 CrazyMizzz 数据结构C++
    #include<iostream> #include<cassert> using namespace std; template<class T, int SIZE = 50> class Stack{ private: T list[SIZE];//数组存放栈的元素 int top;//栈顶位置 public: Stack(
  • java和c语言的雷同 麦田的设计者 java递归scaner
    软件启动时的初始化代码，加载用户信息2015年5月27号 从头学java二 1、语言的三种基本结构：顺序、选择、循环。废话不多说，需要指出一下几点：      a、return语句的功能除了作为函数返回值以外，还起到结束本函数的功能，return后的语句 不会再继续执行。      b、for循环相比于whi
  • LINUX环境并发服务器的三种实现模型 被触发 linux
    服务器设计技术有很多，按使用的协议来分有TCP服务器和UDP服务器。按处理方式来分有循环服务器和并发服务器。 1  循环服务器与并发服务器模型 在网络程序里面，一般来说都是许多客户对应一个服务器，为了处理客户的请求，对服务端的程序就提出了特殊的要求。 目前最常用的服务器模型有： ·循环服务器：服务器在同一时刻只能响应一个客户端的请求 ·并发服务器：服
  • Oracle数据库查询指令 肆无忌惮_ oracle数据库
    20140920   单表查询 -- 查询************************************************************************************************************ -- 使用scott用户登录   -- 查看emp表   desc emp  
  • ext右下角浮动窗口 知了ing JavaScriptext
    第一种 <!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd"> <html xmlns="http://www.w3.org/1999/
  • 浅谈REDIS数据库的键值设计 矮蛋蛋 redis
    http://www.cnblogs.com/aidandan/ 原文地址：http://www.hoterran.info/redis_kv_design 丰富的数据结构使得redis的设计非常的有趣。不像关系型数据库那样，DEV和DBA需要深度沟通，review每行sql语句，也不像memcached那样，不需要DBA的参与。redis的DBA需要熟悉数据结构，并能了解使用场景。
  • maven编译可执行jar包 alleni123 maven
    http://stackoverflow.com/questions/574594/how-can-i-create-an-executable-jar-with-dependencies-using-maven <build> <plugins> <plugin> <artifactId>maven-asse
  • 人力资源在现代企业中的作用 百合不是茶 HR 企业管理
    //人力资源在在企业中的作用人力资源为什么会存在，人力资源究竟是干什么的 人力资源管理是对管理模式一次大的创新，人力资源兴起的原因有以下点： 工业时代的国际化竞争，现代市场的风险管控等等。所以人力资源 在现代经济竞争中的优势明显的存在，人力资源在集团类公司中存在着 明显的优势(鸿海集团)，有一次笔者亲自去体验过红海集团的招聘，只 知道人力资源是管理企业招聘的 当时我被招聘上了，当时给我们培训 的人
  • Linux自启动设置详解 bijian1013 linux
    linux有自己一套完整的启动体系，抓住了linux启动的脉络，linux的启动过程将不再神秘。 阅读之前建议先看一下附图。 本文中假设inittab中设置的init tree为： /etc/rc.d/rc0.d /etc/rc.d/rc1.d /etc/rc.d/rc2.d /etc/rc.d/rc3.d /etc/rc.d/rc4.d /etc/rc.d/rc5.d /etc
  • Spring Aop Schema实现 bijian1013 javaspringAOP
    本例使用的是Spring2.5 1.Aop配置文件spring-aop.xml <?xml version="1.0" encoding="UTF-8"?> <beans xmlns="http://www.springframework.org/schema/beans" xmln
  • 【Gson七】Gson预定义类型适配器 bit1129 gson
    Gson提供了丰富的预定义类型适配器，在对象和JSON串之间进行序列化和反序列化时，指定对象和字符串之间的转换方式，   DateTypeAdapter   public final class DateTypeAdapter extends TypeAdapter<Date> { public static final TypeAdapterFacto
  • 【Spark八十八】Spark Streaming累加器操作（updateStateByKey) bit1129 update
    在实时计算的实际应用中，有时除了需要关心一个时间间隔内的数据，有时还可能会对整个实时计算的所有时间间隔内产生的相关数据进行统计。 比如： 对Nginx的access.log实时监控请求404时，有时除了需要统计某个时间间隔内出现的次数，有时还需要统计一整天出现了多少次404，也就是说404监控横跨多个时间间隔。   Spark Streaming的解决方案是累加器，工作原理是，定义
  • linux系统下通过shell脚本快速找到哪个进程在写文件 ronin47
    一个文件正在被进程写 我想查看这个进程 文件一直在增大 找不到谁在写 使用lsof也没找到 这个问题挺有普遍性的，解决方法应该很多，这里我给大家提个比较直观的方法。 linux下每个文件都会在某个块设备上存放，当然也都有相应的inode, 那么透过vfs.write我们就可以知道谁在不停的写入特定的设备上的inode。 幸运的是systemtap的安装包里带了inodewatch.stp，位
  • java-两种方法求第一个最长的可重复子串 bylijinnan java算法
    import java.util.Arrays; import java.util.Collections; import java.util.List; public class MaxPrefix { public static void main(String[] args) { String str="abbdabcdabcx";
  • Netty源码学习-ServerBootstrap启动及事件处理过程 bylijinnan javanetty
    Netty是采用了Reactor模式的多线程版本，建议先看下面这篇文章了解一下Reactor模式： http://bylijinnan.iteye.com/blog/1992325 Netty的启动及事件处理的流程，基本上是按照上面这篇文章来走的 文章里面提到的操作，每一步都能在Netty里面找到对应的代码 其中Reactor里面的Acceptor就对应Netty的ServerBo
  • servelt filter listener 的生命周期 cngolon filterlistenerservelt生命周期
    1. servlet    当第一次请求一个servlet资源时，servlet容器创建这个servlet实例，并调用他的 init(ServletConfig config)做一些初始化的工作，然后调用它的service方法处理请求。当第二次请求这个servlet资源时，servlet容器就不在创建实例，而是直接调用它的service方法处理请求，也就是说
  • jmpopups获取input元素值 ctrain JavaScript
    jmpopups 获取弹出层form表单 首先，我有一个div，里面包含了一个表单，默认是隐藏的，使用jmpopups时，会弹出这个隐藏的div，其实jmpopups是将我们的代码生成一份拷贝。 当我直接获取这个form表单中的文本框时，使用方法：$('#form input[name=test1]').val()；这样是获取不到的。 我们必须到jmpopups生成的代码中去查找这个值，$(
  • vi查找替换命令详解 daizj linux正则表达式替换查找vim
    一、查找 查找命令 /pattern<Enter> ：向下查找pattern匹配字符串 ?pattern<Enter>：向上查找pattern匹配字符串 使用了查找命令之后，使用如下两个键快速查找： n：按照同一方向继续查找 N：按照反方向查找 字符串匹配 pattern是需要匹配的字符串，例如： 1:  /abc<En
  • 对网站中的js,css文件进行打包 dcj3sjt126com PHP打包
    一，为什么要用smarty进行打包 apache中也有给js,css这样的静态文件进行打包压缩的模块，但是本文所说的不是以这种方式进行的打包，而是和smarty结合的方式来把网站中的js,css文件进行打包。 为什么要进行打包呢，主要目的是为了合理的管理自己的代码 。现在有好多网站，你查看一下网站的源码的话，你会发现网站的头部有大量的JS文件和CSS文件，网站的尾部也有可能有大量的J
  • php Yii: 出现undefined offset 或者 undefined index解决方案 dcj3sjt126com undefined
    在开发Yii 时，在程序中定义了如下方式：        if($this->menuoption[2] === 'test')，那么在运行程序时会报：undefined offset:2，这样的错误主要是由于php.ini 里的错误等级太高了，在windows下错误等级
  • linux 文件格式（1） sed工具 eksliang linuxlinux sed工具sed工具linux sed详解
    转载请出自出处： http://eksliang.iteye.com/blog/2106082 简介       sed 是一种在线编辑器，它一次处理一行内容。处理时，把当前处理的行存储在临时缓冲区中，称为“模式空间”（pattern space），接着用sed命令处理缓冲区中的内容，处理完成后，把缓冲区的内容送往屏幕。接着处理下一行，这样不断重复，直到文件末尾
  • Android应用程序获取系统权限 gqdy365 android
    引用 如何使Android应用程序获取系统权限         第一个方法简单点，不过需要在Android系统源码的环境下用make来编译：         1. 在应用程序的AndroidManifest.xml中的manifest节点
  • HoverTree开发日志之验证码 hvt .netC#asp.nethovertreewebform
    HoverTree是一个ASP.NET的开源CMS，目前包含文章系统，图库和留言板功能。代码完全开放，文章内容页生成了静态的HTM页面，留言板提供留言审核功能，文章可以发布HTML源代码，图片上传同时生成高品质缩略图。推出之后得到许多网友的支持，再此表示感谢！留言板不断收到许多有益留言，但同时也有不少广告，因此决定在提交留言页面增加验证码功能。ASP.NET验证码在网上找，如果不是很多，就是特别多
  • JSON API：用 JSON 构建 API 的标准指南中文版 justjavac json
    译文地址：https://github.com/justjavac/json-api-zh_CN 如果你和你的团队曾经争论过使用什么方式构建合理 JSON 响应格式， 那么 JSON API 就是你的 anti-bikeshedding 武器。 通过遵循共同的约定，可以提高开发效率，利用更普遍的工具，可以是你更加专注于开发重点：你的程序。 基于 JSON API 的客户端还能够充分利用缓存，
  • 数据结构随记_2 lx.asymmetric 数据结构笔记
    第三章 栈与队列 一．简答题 1. 在一个循环队列中，队首指针指向队首元素的  前一个    位置。  2.在具有n个单元的循环队列中，队满时共有  n-1  个元素。  3. 向栈中压入元素的操作是先  移动栈顶指针&n
  • Linux下的监控工具dstat 网络接口 linux
    1) 工具说明dstat是一个用来替换 vmstat,iostat netstat,nfsstat和ifstat这些命令的工具, 是一个全能系统信息统计工具. 与sysstat相比, dstat拥有一个彩色的界面, 在手动观察性能状况时, 数据比较显眼容易观察; 而且dstat支持即时刷新, 譬如输入dstat 3, 即每三秒收集一次, 但最新的数据都会每秒刷新显示. 和sysstat相同的是,
  • C 语言初级入门--二维数组和指针 1140566087 二维数组c/c++指针
    /* 二维数组的定义和二维数组元素的引用 二维数组的定义： 当数组中的每个元素带有两个下标时，称这样的数组为二维数组； (逻辑上把数组看成一个具有行和列的表格或一个矩阵); 语法： 类型名 数组名[常量表达式1][常量表达式2] 二维数组的引用： 引用二维数组元素时必须带有两个下标，引用形式如下： 例如： int a[3][4];  引用：
  • 10点睛Spring4.1-Application Event wiselyman application
    10.1 Application Event Spring使用Application Event给bean之间的消息通讯提供了手段 应按照如下部分实现bean之间的消息通讯 继承ApplicationEvent类实现自己的事件 实现继承ApplicationListener接口实现监听事件 使用ApplicationContext发布消息
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他