Verilog HDL常用的行为仿真描述语句（二）

二、force和release语句

force/release语句用来跨越进程对一个寄存器或一个电路网络进行赋值。

force语句可为寄存器类型和线网类型变量强制赋值。

当应用于寄存器变量时，寄存器当前值被force覆盖；当release语句应用于寄存器变量时，寄存器当前值将保持不变，知道重新赋值。

当force语句应用于线网变量时，数值立即被force覆盖；当release语句应用于线网变量时，线网数值立即恢复到原来的驱动值。