Intel Nehalem架构核心技术学习

Nehalem单独的核心架构：

大概仅有1/3的芯片面积用来做L1和L2的高速缓存。另外1/3用来部署乱序执行单元引擎和其他零碎的部件。最后1/3的面积用来实现解码单元的功能，分支预测逻辑判定功能，内存的排序和页处理功能。

除了单独的处理核心之外，Intel还未所有的处理核心设计了8MB超大L3高速缓存。它可以很显著的改善各个核心之间的负载平衡。小熊在线www.beareyes.com.cn

在上面这张图表中，我们可以看到完整的Nehalem四个处理核心。同时也能在下面看到超大容量的L3高速缓存，I/O控制单元，内存控制器电路和传说中的QPI互联总线。在桌面级别的Nehalem处理器，将会有1条QPI链接，即QPI 0。而在服务器和工作站级别的Nehalem处理器，将会有2条QPI链接，即QPI 0和QPI 1。

特性一：整合三通道内存控制器，这里有两个创新，一个是“三”通道，一个是“CPU内置”，在Nehalem，也就是Core i7上我们可以实现三根内存并行存取的规格，理论上而言，三通道的性能相比同频率双通道会提升50%的性能，当然，理论归理论，当年双通道替代单通道的时候也是号称性能翻番，但实际上的性能虽有提升，但不会有那么夸张。

这个独特的内存控制器是一个货真价实的3通道DDR3内存控制器。这也就意味着你要在主板上同时插上3条DDR3内存，才能实现3通道的带宽。

特性二：三级缓存，Nehalem采用了每颗核心独享二级缓存，四颗核心共享三个缓存的策略，这点与对手AMD的产品方案比较类似，Core i7的每个核心拥有256KB的二级缓存，四颗核心共享8MB三级缓存，

L1高速缓存具备64KB，其中32KB数据和32KB指令。每一个处理核心具备256KB的L2高速缓存，这些都是处理核心所独占的，处理核心之间的L2高速缓存不会共享。最后L3高速缓存的容量高达8MB，所有处理核心都可以共享L3内的数据。Nehalem中的L3高速缓存包含L1和L2中的所有数据。这样的好处是如果处理器在L3中寻找所需的数据，并且没有找到的话，它就知道数据不在这里，同时也不在任何的L1和L2高速缓存中。这样它就会从更低级的内存中寻找数据。这样的机制不仅会加快处理的效能同时也能减少功耗。

特性三：QPI，一条用于CPU内置内存控制器与内存间的数据交换，一条用于CPU与I/O设备间的数据交换。这种新的总线结构被称为QuickPath Interconnect，简称QPI。

QPI每一个链接都是全双工的，每一个链接支持6.4GT/s的带宽。每一个2-byte宽度的链接每个方向可以得到12.8GB的带宽，由此一个单一的QPI链接足以提供25.6GB/s的带宽。

特性四：超线程，要实现超线程技术，仅仅需要加入一些寄存器，重命名返回缓冲器，更长的TLB指令载入页。只要简单的加入这些组件，就可以实现该功能了。当开启超线程时，其余的数据结构会被拆分，从新分配。或者会被资源管理器动态的决定他们要被分配到哪个处理器核心去。