高速外设互连接口(Peripheral Component Interconnect express, PCIe)- Layering

目录

  • 1. A Memory Read Request Example
  • 2. Transaction Layer
    • 2.1. TLP
      • Memory Read/Write
      • Configuration Read/Write
      • Message Request
      • Completion
    • 2.1. Flow Control
    • 2.2. Quality of Service(QoS)
    • 2.3. Ordering
  • 3. Data Link Layer
    • 3.1. DLLP
    • 3.2. Ack/Nak and Retry Buffer
  • 4. Physical Layer
    • 4.1. Link Training and Status State Machine(LTSSM)
    • 4.2. Encoding/Decoding
    • 4.3. Striping
    • 4.4. Scramble
    • 4.5. SerDes
  • 5. Error Signaling and Logging

原文地址高速外设互连接口(Peripheral Component Interconnect express, PCIe)


PCIe总线的分层结构如下,包括应用层(Device Core)、事务层(Transaction Layer)、数据链路层(Data Link Layer)、物理层(Physical Layer)。

高速外设互连接口(Peripheral Component Interconnect express, PCIe)- Layering_第1张图片

各层级的功能如下:

● 应用层(Device Core):根据用户协议形成报文

● 事务层(Transaction Layer):发端将应用层发来的报文头加上帧头Header、尾加上ECRC(End-to-end CRC),形成(Transaction Layer Packet,TLP)发送给链路层。收端则是TLP的解码与校验。同时事务层还负责QoS,流控、排序等功能;

● 数据链路层(Data Link Layer):接收TLP之后,在TLP头尾分别加上sequence

你可能感兴趣的:(标准总线接口协议,express,网络)