DDR 控制器没有 PCIe 的 Bus/Device/Function ID（BDF），那系统是怎么寻址到 DDR 的？

---

✅ 简明回答：

寻址到 DDR 的关键，不是靠 PCIe 的 BDF 编址机制，而是靠：

• CPU/RC 分配的物理地址空间（MMIO）
• PCIe 设备的 BAR（Base Address Register）映射表
• Root Complex 的地址解码逻辑 + DDR 控制器的地址响应能力

---

举个直白的例子：

假设系统有如下组件：

• CPU + Root Complex
• DDR 控制器，负责 [0x8000_0000 ~ 0x8FFF_FFFF]
• PCIe SSD（Endpoint），希望通过 DMA 把数据写进 DDR

✅ 关键步骤如下：

步骤1：RC 分配 BAR 地址给 PCIe 设备

比如给 PCIe 设备的 BAR0 分配地址：0x9000_0000

这个地址空间是 RC 地址空间的一部分，可以指向：

• FPGA 内部的 BRAM、DDR 控制器
• 或者任何在 AXI/Avalon 总线上的 slave 设备

---

步骤2：PCIe 设备发起 DMA，写入该 BAR 地址

它发出一个 Memory Write TLP：

TLP目标地址：0x9000_1000
数据：xxxx

步骤3：RC 接收 TLP，地址解码

RC 的内部地址解码器判断：

• 0x9000_1000 是 BAR0 区间 → 对应内部 AXI 总线上的 slave
• BAR0 被配置为“指向 DDR 控制器地址空间的映射窗口”

于是 RC 就通过 AXI 总线 把 TLP 包转换成 AXI write transaction，目标地址：

AXI address = 0x8000_1000

---

步骤4：DDR 控制器响应地址并写入数据

• DDR 控制器本身监听 [0x8000_0000 ~ 0x8FFF_FFFF] 地址段
• 收到写入请求后，将数据写入目标 DRAM 中

---

整个流程逻辑示意图：

PCIe Endpoint
     ↓ DMA Write (TLP to 0x9000_1000)
Root Complex (RC)
     ↓ BAR0 = [0x9000_0000 → 0x8000_0000]
AXI Interconnect
     ↓
DDR Controller
     ↓
DRAM ← 数据落盘

---

✅ 本质：地址是系统分配的，DDR 被动响应

项目	寻址方式	主动 or 被动
PCIe 设备	BDF 配置空间	主动寻址、配置
DDR 控制器	MMIO地址范围	被动响应地址

---

拓展场景

场景	地址映射方式
FPGA + PCIe + DDR	BAR → FPGA DDR 控制器 AXI 地址
CPU 向 DDR 写数据	直接访问 DDR 地址空间
PCIe设备 → 主机内存	BAR + TLP + RC + 内存控制器
GPU 写内存	BAR 映射 + IOMMU 映射页表 + 内存控制器

---

✅ 总结

问题	回答
DDR 控制器没有 BDF，怎么寻址？	通过 MMIO 地址分配，属于物理地址空间
PCIe 设备怎么访问 DDR？	通过 BAR 或 DMA，访问映射到 DDR 的物理地址
谁做地址翻译？	Root Complex 或 IOMMU
谁负责最终写入？	DDR 控制器根据地址响应并执行操作

---