介绍服务器主板POWER ON的几个关键步骤和服务器主板上电的硬件设计要点

服务器主板 POWER ON 关键步骤

1. 电源输入与分配

• 服务器主板通过12V12V/5V5V/3.3V3.3V等多路电源输入，需经过DC-DC转换模块生成核心电压（如VCoreVCore​）和外围电压（如VDDRVDDR​）。电源分配需遵循严格的上电时序控制，例如：

  VAUX→VDDR→VCore→VIOVAUX​→VDDR​→VCore​→VIO​

  时序错误可能导致芯片闩锁效应1。

2. 电源完整性检测

• 通过PMIC（电源管理集成电路）监控各电压轨的稳定性，电压容差通常要求±3%±3%以内。异常情况触发PGOOD（Power Good）信号中断。

3. 时钟与复位信号生成

• 基准时钟（如25MHz25MHz晶体振荡器）驱动PLL生成多路时钟信号（如100MHz100MHz PCIe时钟）。
• 复位信号需保持低电平至少100ms100ms，确保芯片完成初始化。

4. 固件加载阶段

• BMC（基板管理控制器）优先启动，通过I²C总线读取SPI Flash中的固件，完成传感器初始化后释放CPU复位信号。

5. CPU初始化

• 处理器执行首条指令地址0xFFFFFFF00xFFFFF​FF0（复位向量），通过DMI总线加载UEFI固件，初始化内存控制器和PCIe链路。

---

上电硬件设计要点

1. 电源子系统设计

• 冗余设计：采用N+1电源模块，支持热插拔和均流控制
• 滤波设计：每路电源入口配置10μF10μF钽电容+0.1μF0.1μF陶瓷电容组合抑制高频噪声
• 时序控制：使用FPGA或专用时序芯片（如TPS650861）实现ns级时序精度

2. 信号完整性设计

• 关键信号（如PCIe、DDR）进行阻抗控制（单端50Ω50Ω，差分100Ω100Ω）
• 长度匹配公差：DDR数据组内±5mil±5mil，时钟-数据±10mil±10mil

3. 散热设计

• 供电模块需满足5W/cm25W/cm2散热密度要求，优先选用DrMOS器件
• 关键芯片布局避开风道死角，保持气流速度≥2m/s≥2m/s

4. 可靠性设计

• 过压保护：TVS二极管响应时间<1ns<1ns
• 浪涌抑制：热敏电阻+MOV组合抑制8/20μs8/20μs浪涌
• 三防处理：关键区域涂覆厚度25−75μm25−75μm的三防漆