差分时钟驱动器和终端

１. 介绍差分时钟被广泛用于实现高速、耐噪声的时钟传输。钟表制造商包括爱普生在内的公司提供各种格式的差分时钟产品，有必要做出适当的根据系统要求进行选择。爱普生提供三种差分时钟产品标准格式：LV-PECL、LVDS和HCSL，现在我们新增了专有的宽振幅LVDS或WA-LVDS加入产品阵容。本技术说明解释了这四个差分时钟的特性。

2.差分时钟概述

① LV-PECL

LV-PECL代表“低压正发射极耦合逻辑”。正如你从“发射器”一词中看到的，它是一个由双极晶体管组成的输出驱动器。由于ECL（LV-PECL的词根）需要负电源，因此添加了“正”一词来强调驱动器使用正电源运行。在一款电源电压为3.3V的产品问世后，又增加了“低压”一词。如今，由于可在3.3V或更低电压下工作的产品变得相当普遍，“LV-”经常被省略。

LV-PECL适用于高速操作，因为输出晶体管在不关断的情况下工作，如稍后所述。此外，由于振幅相对较大，因此具有低相位噪声特征，以及出色的抗噪性。

② LVDS

LVDS代表“低压差分信号”。顾名思义，LVDS的特点是低振幅操作。LVDS最初主要由美国国家半导体公司（后来被德州仪器公司收购）开发。它于1994年由ANSI/TIA/EIA标准化，目前用于许多电子设备。

最常见的振幅水平为0.35 V（典型值）。通过保持低振幅，实现了低驱动器电流的高速操作。低电流消耗是LVDS的主要优势。然而，由于振幅低，其相位噪声趋于恶化。此外，必须注意的是，接收器需要相当大的功率才能将振幅扩展到所需的水平，在此过程中相位噪声可能会降低。

③ HCSL

HCSL代表“高速电流转向逻辑”。该名称来源于电流输出路径在正负输出端子之间交替控制的电路结构。这种方法是在PCI Express标准中提出的，至今仍然是一种主要的应用。调整爱普生提供的HCSL驱动器的输出波形，使边缘速率适当或不太陡峭。这是因为用于PCI Express的时钟频率通常为100 MHz，并且需要为该频率拟合边缘速率。因此，尽管幅度水平几乎与LV-PECL相同，但相位噪声与之相比有些不利。

④ WA-LVDS

近年来，ASIC和SOC上的时钟接收器越来越定制化，因此上述标准差分时钟并不总是合适的。因此，爱普生最近发布了宽振幅LVDS（WA-LVDS），以提供具有卓越性能和灵活性的差分时钟。

WA-LVDS保持了LVDS负载连接的简单性，并为偏移电压和信号幅度提供了灵活性。偏移电压电平和幅度可以分别从四个电平和十个电平中选择（细节将在后面描述）。因此，在许多情况下，您可以将时钟直接连接到LSI，而不需要额外的组件。当然，与电容器的交流耦合也是可能的。如果选择大振幅，电流消耗会增加，但预期相位噪声会降低。WA-LVDS适用于低功耗和低噪声的两种系统。WA-LVDS的另一个优点是它比LVDS具有更高的PSNR（电源噪声抑制）性能。

3.差分时钟的分类

虽然它没有得到广泛认可，但差分时钟大致分为两种类型：电流输出型和电压输出型。电流输出类型通过使指定电流通过负载电阻器来获得所需的输出幅度。因此，振幅也取决于负载电阻的精度。另一方面，电压输出型直接向负载输出指定的电压。振幅与负载电阻的精度关系不大。

此外，当从流过负载电阻的电流的角度进行分类时，电流可分为两种类型：纯交流和交流+直流。不可避免地，包含直流组件的时钟驱动器需要过大的电流消耗。

基于这些组合，差分时钟可分为四种类型，如表1所示。新开发的WA-LVDS是一种电压输出型，流经负载电阻的电流是纯交流电。这正是差分时钟的理想组合。

注1：一些产品具有LV-PECL作为电流输出类型的伪实现。

注2:Renesas（前身为IDT）专有的LP-HCSL（低功耗HCSL）是一种HCSL，但它属于与LV-PECL相同的分类。

4.输出电压和电流

让我们看看现有三种时钟（即LV-