基于FPGA的数字钟设计Verilog代码VIVADO仿真

名称:基于FPGA的数字钟设计Verilog代码VIVADO仿真(文末获取)

软件:VIVADO

语言:Verilog

代码功能:数字钟设计

仿真

clk_div模块

Testbench

基于FPGA的数字钟设计Verilog代码VIVADO仿真_第1张图片

仿真图

基于FPGA的数字钟设计Verilog代码VIVADO仿真_第2张图片

基于FPGA的数字钟设计Verilog代码VIVADO仿真_第3张图片

x8seg模块

Testbench

基于FPGA的数字钟设计Verilog代码VIVADO仿真_第4张图片

仿真图

你可能感兴趣的:(fpga开发)