ise verilog多模块编译_如何使用ISE高效开发Verilog项目（新手）

高效开发VerilogHDL项目

[email protected]

作者：刘乾@北航计算机学院

免责声明

这份文档完全是依据作者在实际项目开发中总结出的经验撰写而成的。本文档仅供参考。作者不对文档中的任何错误负责。

引言：关于ISE的问题库的使用说明

从ISE里进入的方式是：Help→ Xilinx on the Web → Support and Services

一、 ISE常见问题

很多同学表示从来没有用过这个帮助库，这个库是用来做什么的呢？

这个库是用来search一些常见的系统错误的。下面是我利用ISE问题库解决了的一些系统错误。

Q1：

错误提示：

ERROR:Simulator:904 –

Unable to remove previous simulation file A:/mips/mips_tb_isim_beh.exe.

Please check if you have another instance of this simulation running on your system, terminate it and then recompile your design.

System Error Message: boost::filesystemremove: ¾Ü¾ø·ÃÎÊ¡£: "A:\mips\mips_tb_isim_beh.exe"

A1：这种错误出现是由于同时开启了对同一模块的仿真，关闭上一次仿真后的界面即可，如果界面找不到了，请启动任务管理器，从进程中关闭 isimgui.exe和mips_tb_isim_beh.exe后即可重新仿真

Q2：

错误提示：

FATAL ERROR: PrivateChannel: Error connecting to server socket

ERROR: The simulation failed to launch for the following reason:

Failed to communicate with child process.

Please shut down ISim and retry the simulation. If the problem persists, please contact Xilinx support.

Time resolution is 1 fs

No active Database

Unable to execute live simulation command.

A2：这种错误一般是在高版本14.6中仿真时产生，并且