Xilinx FPGA资源解析与使用系列——Transceiver(九)TX buffer使用和旁路

提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档

Xilinx FPGA资源解析与使用系列——Transceiver(九)TX buffer使用和旁路

  • TX buffer vs 相位对齐电路
  • TX Buffer Bypass
  • 总结


TX buffer vs 相位对齐电路

在GTX/GTH收发器 TX链路中有两个内部并行时钟作用于PCS:PMA并行时钟(XCLK)和TXUSRCLK时钟域。为了发送数据,XCLK的速率必须匹配TXUSRCLK的速率,并且两个时钟域所有相位差异必须解决。
Xilinx FPGA资源解析与使用系列——Transceiver(九)TX buffer使用和旁路_第1张图片
GTX/GTH收发器包含一个TX缓冲器和TX相位对齐电路来解决XCLK和TXUSRCLK的相位差异。当TX相位对齐电路使用时TX缓冲器被旁路,所有的TX链路必须要么使用TX缓冲器,要么使用TX相位对齐电路,二者选其一。
下表列出了这两个功能的优缺点
Xilinx FPGA资源解析与使用系列——Transceiver(九)TX buffer使用和旁路_第2张图片
使用TX buffer 操作起来简单,而且更加健壮。
但对于延时要求比较低以及确定性延迟要求比较高的应用,则不需要将TX buf

你可能感兴趣的:(FPGA资源,fpga开发)