[V-11][A-33]ARMv8/v9-GIC-中断虚拟化架构与工作原理

ver0.1

前言

在正式进入本文的主题之前，我们专门介绍了一下关于CPU虚拟化的课题，目的就是为本文打下基础。系统发出中断信号目的就是把设备的通知发送到CPU(PE-Core)，而虚拟化的系统下各个VM都是运行在vCPU上面，这就决定了虚拟化和非虚拟化环境处理中断信号肯定会有所不同。那么经过了Hypervisor虚拟化处理的CPU如何接收和响应中断信号？中断信号在投递给vCPU之前是否需要经过特殊的处理？等等课题，都会在本文所要讨论的中断虚拟化架构和工作原理中找到答案。
同样，在进入本文之前还是建议大家对前序文章中介绍的知识体系做一个初步的了解：
(0)[V-00] 虚拟化概论-思想篇
(1) [V-02] 虚拟化基础-CPU架构(基于AArch64)
(2) [V-05] 虚拟化基础-异常模型(Exception)(AArch64) .
(3) [A-25]ARMv8/v9-GIC的系统架构(中断的硬件基础)
(4) [A-26]ARMv8/v9-GIC的中断类型
(5) [A-27]ARMv8/v9-GIC的核心组件(中断编程的基础组件)
(6) [A-28]ARMv8/v9-GIC中断信号的路由机制与策略
(7) [A-29]ARMv8/v9-GIC-中断子系统的安全架构设计(Security/FIQ/IRQ)
(8) [A-30]ARMv8/v9-GIC-中断处理(中断状态机\中断生命周期)
(9)