基于 Verilog 的经典数字电路设计（1）加法器

基于 Verilog 的经典数字电路设计（1）加法器

版权所有，新芯设计，转载文章，请注来源

• 引言
• 一、半加器的 Verilog 代码实现和 RTL 电路实现
• 一、全加器的 Verilog 代码实现和 RTL 电路实现

引言

  加法器是非常重要的，它不仅是其它复杂算术运算的基础，也是 CPU 中 ALU 的核心部件（全加器）。两个二进制数之间的算术逻辑运算例如加减乘除，在数字计算机中都是化为若干步加法操作进行的，因此，学好数字电路，从学好加法器开始。

  加法器分为半加器和全加器。全加器和半加器相比也就多了那么一个相加的进位输入，全加器就是三位相加，半加器就是二位相加。例如，我们在做加法运算的时候，总是需要进行低位进位的判断，从而再进行下一位的计算，这就是全加器的由来。详细的也可以参考百度百科。

  说太多，还不如底层硬件代码看一看学一学记一记！！！

---

一、半加器的 V